Skip to content
This project is used for inheritance of FPGA @ NjtechEE
VHDL Coq Verilog V Tcl Shell Other
Branch: master
Clone or download
Fetching latest commit…
Cannot retrieve the latest commit at this time.
Permalink
Type Name Latest commit message Commit time
Failed to load latest commit information.
Basys3_Lab/Basys3_Doc
Digital-Design-Lab
EGO_1_Lab
HowToStudy
boards
readme.md

readme.md

FPGA 自学指南

友情链接

更新日志

@2019年11月25日

@王磊

创建此仓库,用于南京工业大学电子FPGA自学,持续更新

增加了Digital-Design-Lab

增加了boards

@2019年11月29日

@王磊

更新了一些ReadMe的小错误

增加板块 成为 Xilinx FPGA 高手之路

增加文件夹 74IP

增加文件夹 HowToStudy

删除文件夹 74IP 转移到 Hub 里

上手之前须知

  1. Vivado 不能解析中文路径,请确保自己的工程目录没有英文,否则综合必定失败

  2. 每个人都应该会使用 GitHub

    1. 廖雪峰的git教程
  3. 板卡文件如何使用?

    答案戳这里

  4. 成为 Xilinx FPGA 高手之路

文档内容说明

EGO_1_Lab

0-EGo1资料文档-v1.1

一些EGO开发板的原理图,硬件手册,用户手册,引脚约束

3-EGo配套实验

手把手教你学习EGO1,一些即开即用的程序。

Digital-Design-Lab

我们专业学习FPGA的课本(是很好的一本书)对应的源码

能够直接用的开发板有basys3EGO-1

HowToStudy

GettingStart

里面有一些入门的文档,包括一些电子图书。

但是FPGA毕竟是一门需要实践的课程。

如果你有现成的FPGA开发板,直接看3-EGO配套实验,手把手教学效果一定会更好。

如果在平时没有开发板时,也想学习,可以阅读该文档的内容。

HowToDevelop

华为的verilog编程规范、开发经验。

其中 《华为verilog编程规范》相当重要,一个好的编程习惯使你受益终生。

boards

Digilent最新的板卡文件。如何使用请看这里

You can’t perform that action at this time.