JY-Ⅲ型计算机组成原理
实验系统介绍

2019-6

JY-Ⅲ计算机组成原理实验系统介绍

JY-Ⅲ型计算机组成原理实验系统是为计算机组成原理课的教学实验而研制的，涵盖了目前流行教材的主要内容，能完成主要的基本部件实验和整机实验，可供大学本科、专科、成人高校以及各类中等专业学校学习《计算机组成原理》、《微机原理》和《计算机组成和结构》等课程提供基本的实验条件，同时也可供计算机其它课程的教学和培训使用。

一、基本特点：

1、 本系统采用了新颖开放的电路结构：

（1）、在系统的总体构造形式上，采用“基板+ CPU 板”的形式，将系统的公共部分，如数据的输入、输出、显示单片机控制及与 PC 机通讯等电路放置在基板上，它兼容 8 位机和 16 位机，将微程序控制器、运算器、各种寄存器、译码器等电路放在 CPU 板上，而 CPU 板分为两种：8 位和 16 位，它们都与基板兼容，同一套系统通过更换不同的 CPU 板即可完成 8 位机或 16 位机的实验，用户可根据需要分别选用 8 位的 CPU 板来构成 8 位计算机实验系统或选用 16 位的 CPU 板来构成 16 位计算机实验系统；也可同时选用 8 位和 16 位的 CPU 板，这样就可用比一套略多的费用而拥有两套计算机实验系统，且使用时仅需更换 CPU 板，而不需做任何其它的变动或连接，使用十分方便。

（2）、本系统提供有面包板和 CPLD 实验板（可选），学生能自己设计实验内容，达到开拓思维，提高创新和设计能力的目的。

2、本系统上安装有 64 个拨动开关、4 个按钮开关和 96 个发光二极管，既可在单片机的控制下进行编程和显示，完成实验，也可与 PC 机联机使用，可在 PC 机上进行编程、传送、装载程序、调试和运行等操作；还可以手动的方式完成全部的实验，并具备单步执行一条微指令、单步执行一条机器指令、连续运行程序、联机打印等功能，几种操作方式可按需要任意选择一种使用，切换方便。

3、控制器采用微程序方案，支持动态微程序设计，微程序指令的格式及定义均可由用户自行设计并装入由 EEPROM 构成的控存中。

4、在显示功能上，采用了红、黄、绿三种颜色的指示灯以及数码管多种形式的显示方法，使整个系统更加美观大方。

二、系统组成：

本系统由两大部分组成：

1、基板：

本部分是 8 位机和 16 位机的公共部分，包括以下几个部分：

1）数据输入和输出电路

2）显示及监控电路

3）脉冲源及时序电路

4）数据和地址总线

5）8255 扩展实验电路

6）单片机控制电路和键盘操作部分

7）与 PC 机通讯的接口电路

8）主存储器电路

9）微代码输入及显示电路

10）电源电路

11）CPLD 实验板（选件）

12）自由实验区（面包板）

2．CPU 板：

本 CPU 板为 16 位机，其数据总线为 16 位，地址总线为 8 位，包括以下几个部分：

1） 运算器电路

2）微程序控制器电路

3） 寄存器堆电路

4） 程序计数器电路

5） 指令寄存器电路

6） 指令译码电路

7） 地址寄存器电路

8） 数据和控制总线电路


其中，运算器电路中的累加器电路由 74LS181 及其外围电路（集成在一片 CPLD 中）组成，其中运算器编程口用于此片 CPLD 的程序下载，出厂时已经下载好，用户不能更改。此外所有的其它电路都由 ALTERA 公司的 FPGA---EPM570 实现。板上的微控器编程口 JTAG 用于程序下载。

三、16 位 CPU 板原理说明


（1）运算器电路

运算器电路包括累加器电路和移位寄存器电路。其中累加器电路（集成在一片 CPLD

中）由 4 片 74LS273 和 4 片 74LS181 组成，其原理如下：




其控制逻辑由 EPM570 内部产生，其原理如下：



累加器电路的外部接口有：LDR1、LDR2、ALU_G、AR、S3—S0 M CN，其功能见实验一。CY 为进位单元，对应于 CY 指示灯。


移位寄存器由 EPM570 实现，其框图如下：




T4 为移位时钟，M、S0、S1 为功能选择（见实验二），G_299 为输出控制，低电平时将寄存器的值送上数据总线。CY 为进位单元，对应于 Z 指示灯。DATAL、DATAH 接至数据总线。

（2）微程序控制电路

微程序控制电路电路中，由三片 2816 作为 24 位微程序存储器，EPM570 产生控制逻辑。开关 K1、K2、K3 的不同组合控制微程序的读、写和运行，六个黄色 LED 为微地址指示灯。微控器原理如下图（除 2816、74LS245 和 74LS374 外，其余芯片功能均由 EPM570 实现。不详之处请查阅 EPM570 的源程序）。以微程序的运行为例：在 T2 时刻，将 MS24—MS1 的 24 位微程序打入微指令寄存器，然后由译码电路对 MS24—MS7 进行译码，产生地址寄存器、指令寄存器等等电路的控制信号。MS6—MS1 指示下一个微地址，在 T3 时刻，由机器指令译码器产生的强制微地址信号对 MS6—MS1 微地址的某几位强行置位，形成下一个微地址输出。微控器的外部接口有：uAJ1、LDRO1、LDRO2、ALU_GOUT、G_299OUT、AROUT、STATUS 、AO1、BO1、WEO、WEI、LARI。在读、写微程序时，uAJ1 用于从外部输入微地址；LDRO1、LDRO2、ALU_GOUT、G_299OUT、AROUT、STATUS 为运算器电路的控制信号，只要将它们接至运算器电路相应的接口上（STATUS 接 S3—S1MCN）就能实现微程序对运算器的控制。AO1、BO1 通常接至底板 I/O 控制电路的 1A、1B 上，用于外部 I/O 设备的选通控制。WEO 为微控器的读写输出，WEI 为外部读写控制电路的输入，控制总线上的 WR 为外部读写控制电路的输出，其控制电路为：




通常将 WEO 与 WEI 相连，实现微程序对外部读写的控制。LARI 为地址控制器的输入，以下另作介绍。除此以外其他控制信号都已接至相应的控制电路。




（3）程序计数器、地址寄存器电路

程序计数器和地址寄存器电路由 EPM570 实现，其原理如下图所示。其中 LOAD、LPC、LAR、PC_G 均为微程序译码产生的控制信号；T3、T4 为时钟，LARI 为外部输入接口，CLR 由底板上的 CLR 开关提供。LDATA 为数据总线低 8 位，AL 为 8 位地址总线。地址寄存器原理为：如 PC_G= ‘0’，在 CLK 上升沿锁存 DATI1；如 PC_G= ‘1’，则在 CLK 上升沿锁存 DATI2。




（4）寄存器堆、指令寄存器电路

寄存器堆和指令寄存器电路由 EPM570 实现，其原理如下图所示。其中 LDIR 为微程序译码产生的控制信号，T4 为时钟，LR、RG 为机器指令译码产生的控制信号。CLKi 的上升沿将数据总线上的数打入寄存器 Ri，OEi 为低电平时将寄存器 Ri 的数送上数据总线。HDATA 和 LDATA 分别为高 8 位和低 8 位数据总线。CLR 由底板上的 CLR 开关提供。



（5）指令译码器电路

指令译码器电路由 EPM570 实现，其原理如下图所示。其中 P1、P2、P3、P4、LRi、RAG、RBG、RCG 为微程序译码产生的控制信号，T3 为时钟，I7—I0 为指令寄存器的输出 IR，CA1、CA2 为机器指令的读、写、运行的控制端，已分别接至控制总线的 E4 和 E5。SA4—SA0 为强制微地址信号，输出至微控制器电路；LDR2—LDR0 输出至寄存器堆电路的 LR，R0B、R1B、R2B 输出至寄存器堆电路的 RG。



（6）数据、地址和控制总线电路

CPU 板上的 16 个绿色指示灯 D15—D0 对应于 16 位数据总线，8 个黄色指示灯对应于 8 位地址总线。控制总线上的信号除 WR 外均由底板的 CPU 产生。

四、底板使用说明

底板的系统布局如下图所示。


1、 控制开关电路用于开关方式下各种控制信号的输入，每个开关对应一个 LED 指示灯。当 LED 点亮时，表示相对应的开关输出为高电平，反之则为低电平。

2、 键盘及监控显示灯用于键盘方式下的实验，其用法见各实验说明（注：当开关 K4 为“ON”时键盘被封锁）。



图 1 基板布局

3、24 位微代码输入及显示电路用于读写微程序，其原理如下图所示（仅以 MD17-MD24 为例，MD1-MD16 电路与此相同，数码管已经更新为发光二极管）。




24位微代码输入及显示电路(MD17-MD24)

当 K4 为“OFF”（VCC）时，24 位开关无效，24 个数码管/发光二极管的显示由 2816 的数据口决定，用于键盘方式读写微代码和开关方式读微代码。当 K4 为“ON”（GND）时，24 位开关有效，24 个数码管/发光二极管显示每一位开关的状态（“0”或“1”），用于开关方式写微代码。


4、脉冲源及时序电路用于开关方式下产生时序信号；F、F/2、F/4、F/8 分别为固定时钟频率输出端，其频率分别为 500K、250K、125K、62.5K。Fin 为时钟输入，可接至 F、F/2、F/4、F/8 中的任何一个输出；按下“单脉冲”键时，T+、T-端分别产生一个正脉冲、一个负脉冲；按下“单步”键时，T1、T2、T3、T4 端依次产生一个正脉冲，用于程序的单步运行；按下“启动”键时，T1、T2、T3、T4 端依次产生连续的正脉冲，用于程序的全速运行；按下“停止”键时，T1、T2、T3、T4 端不产生脉冲，用于中止程序运行。

5、16 位数据输入电路如下图所示：DIJ2 为高 8 位数据，DIJ1 为低 8 数据，当 DIJ—G 为低电平时，DIJ2、DIJ1 输出 16 位开关量数据，否则为高阻态。



6、16 位输出显示电路由四个数码管和 1 片可编程逻辑芯片 EPM3064 组成。EPM3064 为显示提供译码和驱动，当 W/R、D-G 均为低电平时，将 D15—D0 的数据送至数码管显示。


7、I/O 控制电路由一片 74LS139 构成，用于为外部器件提供选通信号。其原理和逻辑关系如下图所示：



输　　入		输　　出			
1A	1B	Y0	Y1	Y2	Y3
0	0	0	1	1	1
1	0	1	0	1	1
0	1	1	1	0	1
1	1	1	1	1	0

8、显示灯电路：该电路有四个绿色 LED 指示灯。当输入为高电平时，点亮相应位置的 LED 灯。

9、主存储器电路其原理如下图所示：



10、8255 接口电路的数据、地址、控制线和 PA 口以及 PB 口的第四位均通过单排插针引出。底板上的数据总线 BD15—BD0（三组接口相同，可互换）和 CPU 板上的数据线相连，地址总线 AD7—AD0（三组接口相同，可互换）和 CPU 板上的地址线

相连。

五、参考实验：

1．运算器实验

2．移位运算实验

3．存储器读写和总线控制实验

4．微程序控制器原理实验

5．微程序设计实验

6．简单模型机组成原理实验

7．带移位运算的模型机组成原理实验

8．复杂模型机组成原理实验

9．复杂模型机的 I/O 实验

10．具有简单中断处理功能的模型机实验

11．基于重叠和流水线技术的 CPU 结构实验

12．RISC 模型机实验

13．存储器扩展实验

14．可重构原理计算机组成实验

其中实验 10-14 需配备 ALTERA 公司的 quartus 软件和本公司的 ALTERA-usb-Blaster 下载电缆。

说明 1：实验箱出厂时，已将 Total_B.pof 文件写入 FPGA，实验一、实验二、附加实验总线控制实验、实验四、实验五无需再烧写配置文件程序；

说明 2：实验箱出厂时，已将 Total_B.pof 文件写入 FPGA，实验三、实验六、实验七、实验八、实验九、也无需再烧写配置文件程序，但是如果做了实验十~实验十二以后，由于做这些实验需要分别下载 Total_B1.pof，Total_B2.pof，Total_B3.pof；所以此时需要重新烧写程序 Total_B.pof 到微控器编程口；

说明 3：做实验十“具有简单中断处理功能的模型机实验”前，需通过 CPU 板下面的微控器编程口将 Total_B1.pof 文件写入 FPGA。将系统关电重启动；

说明 4：做实验十一“基于重叠和流水线技术的 CPU 结构实验”前，需通过 CPU 板下面的微控器编程口将 Total_B2.pof 文件写入 FPGA。将系统关电重启动；

说明 5：做实验十二“RISC 模型机实验”前，需通过 CPU 板下面的微控器编程口将 Total_B3.pof 文件写入 FPGA。将系统关电重启动；