
Architecture des microprocesseurs hiérarchie mémoire

Michel Agoyan

Marc Lacruche
Simon Pontie
Clivier Potin
Come Allart
Raphaël Comps

: michel agoyan@st com
marc lacruche@st.com
simon pontie@cea.fr
come.allart@mse.fr
rcomps@emse.fr








Architecture μP: Hiérarchie mémoire Analyse de performance de l'architecture « pipeline »

- $* T = \max(t_{IF}, t_{ID}, t_{EX}, t_{MEM}, t_{WB})$
- Les étages les plus critiques sont ceux pour lesquels un accès mémoire est effectué : t_{IF} et $\,t_{MEM}$
- * Exemple si : $t_{IF} = t_{MEM} = 2*t_u \\ t_{ID} = t_{EX} = t_{WB} = t_u$ $\} \rightarrow T = 2*t_u$
- * Pour l'architecture monocycle : $T = 7 * t_u$
- L'efficacité du pipeline devient maximale lorsque tous les étages ont une durée de traitement égale
- « Comment réduire le temps d'accès à la mémoire ?












Architecture µP: Hiérarchie mémoire SRAM/DRAM SRAM 64KB 256 KB 1MB 1 ns 10 ns 20 ns DRAM capacité type de DRAM freq temps d'accès CAS (ns) DDR2-1066 533MHz 4 7.5ns DDR3-1066 533MHz 7 13ns DDR3-1600 800MHz 6 7.5 ns DDR4-1600 800MHz 10 12.5ns temps d'accès ≥ avec la taille mémoire > (>>) temps de cycle processeur



| Architecture μP: Hiérarchie mémoire Cache principe | |
|--|--|
| Idée : pour diminuer l'impact du temps d'accès des mémoires de forte capacité : | |
| Exploiter les propriétés de localité temporelle et spatiale : | |
| Stocker les données récentes dans une mémoire de plus faible capacité mais plus rapide (sans impact sur CPI) : mémoire cache | |
| temps accès SRAM < < temps accès DRAM taille SRAM < staille DRAM | |

Architecture µP: Hiérarchie mémoire Cache: Hiérarchie * le temps de cycle du pipeline donne la limite du temps d'accès de la mémoire cache et donc de sa taille * Si la taille du cache est trop petite on réduit son efficacité * Pour compenser,on crée une hiérarchie mémoire: L1,L2 Cache L1 SRAM1 SRAM2 Taille SRAM1 < taille SRAM2 temps d'accès SRAM1 < temps d'accès SRAM2 Sent-étienne








Architecture µP: Hiérarchie mémoire Cache principe


- * Définitions
- * HIT (donnée ∈ mémoire cache) ⇒ temps d'accès faible
- * MISS (donné ∉ mémoire cache) ⇒temps d'accès important
- Hit rate = nb d'accès mémoire ∈ cache /nb d'accès mémoire total, hit time =temps d'accès à la mémoire cache
- * Miss rate =1 Hit rate, pénalité =temps d'accès pour un cache miss
- * Temps d'accès moyen = hit time + (miss rate * pénalité)
- * CPI effectif = CPI + Miss rate * pénalité * Nb d'accès mémoire /instruction











Architecture µP: Hiérarchie mémoire remplacement des lignes de cache

- * Que faire quand la ligne de cache « victime » est occupée?
- * Plusieurs stratégies existent :
- * Least Recently Used(LRU)
 * Facile à implémenter sur des caches à 2 voies
- * FIFO
- * utilisé pour les caches associatifs à plusieurs voies
 * Not Least Recently Used (NLRU)
- * utilisé pour améliorer le mode FIFO
- * MFU (Most Frequently Used)
- * Aléatoire



Architecture µP: Hiérarchie mémoire Cache différent mode de gestion de l'écriture


- « Write Through » :
 « on met à jour à la fois la ligne de cache et la mémoire
- Simplifie la gestion de cohérence du cache mais impacte les performance
 limitation de l'impact par l'ajout d'un buffer d'écriture « Write buffer »
 « Write back » :


- On met seulement à jour la ligne de la mémoire cache
 Les données seront écrites en mémoire lorsque la ligne est invalidée
 (utilisation d'un bit indicateur : « dirty bit »)


- sans allocation (no write allocate) on ne met pas jour la mémoire cache avec allocation





Architecture µP: Hiérarchie mémoire lecture du cache instruction * Cache Hit: ID EX MEM WB * Cache Miss ID EX MEM WB














Architecture des microprocesseurs
Unité de Gestion Mémoire
MMU
(Memory Management Unit)

Architecture µP: Unité de gestion Mémoire Les problèmes à résoudre sur les OS modernes (multi utilisateurs , multitâches) Fragmentation de la mémoire : Plusieurs utilisateurs ⇒ Allocation dynamique de la mémoire Espace d'adressage privé par Utilisateur Espace mémoire limité : Plusieurs utilisateurs ⇒ ≯ taille mémoire système requise

