带宽为 ()。 A. 133.2MB/s

C. 126MB/s

2021 天勤计算机考研八套模拟卷 • 卷三

组成原理篇

一、选择题(单选)	
1. 考虑以下 C 语言代码: short si=-8196; unsigned short usi=si;	
执行上述程序段后, usi 的值为 () 。 A. 8196 B. 34572 C. 57339 D. 57340	
2. 设浮点数的阶码用移码表示, 尾数用补码表示, 阶码的底数为尾数用 5 位表示(包含 1 位符号位),则它能表示的最小负数为A8 B7.5 C128 D256	
3. 硬盘平均寻道时间为 12ms, 传输速率为 10MB/s, 磁盘控制器 写 1KB 数据的时间为 ()。 A. 13.11ms B. 14.13ms C. 15.15ms	延时为 2ms,则一个转速为 7200r/min 的硬盘 D.18.27ms
4. 下面关于各种存储器的说法中,正确的有()。 Ⅰ. 静态 RAM 不是易失性存储器,而动态 RAM 是易失性存储器 Ⅱ. PROM 只能写录一次 Ⅲ. EPROM 是可改写的,并且也是随机存储器的一种 Ⅳ. EEPROM 存储器是可写存储器 A. 仅Ⅰ、Ⅱ B. B. 仅Ⅱ、Ⅳ C. 仅Ⅰ、Ⅱ、Ⅲ D. 仅Ⅱ、Ⅲ、Ⅳ	
5. 一个 Cache-主存系统, 采用 50MHz 的时钟, 存储器以每一个	时钟周期传输一个字的速率, 连续传输8个

字,以支持块长为8个字的Cache,每个字4个字节。假设读操作所花的时间是:1个周期接受地址,3个周期延迟,8个传输周期传输8个字;写操作所花的时间是:1个周期接受地址,2个周期延迟,8个周期传输8个字,3个周期恢复和写入纠错码,则当系统以35%为读操作,65%为写操作的访问情况工作,则存储器最大

B. 114.4MB/s

D. 120.3MB/s

6. 以下是一段指令序列:

1 addi R1, 20 (R1)←20

2 lw R2, R0, 12 $(R2)\leftarrow M(12+(R0))$

3 add R3, R1, R2 $(R3)\leftarrow(R1)+(R2)$

以上指令序列中,假定采用"取指、译码/取数、执行、访存、写回"这种五段流水线方式,那么在采用"转发"技术时,需要在第3条指令之前至少加入()条空操作(nop)指令,才能使这段程序不发生数据冒险。

A. 0

B. 1

C. 2

D. 3

- 7. 某计算机采用微程序控制,微指令字中操作控制字段共12位,下列说法正确的是()。
- 1. 若采用直接控制,则此时一条微指令最多可同时启动 12 个微操作
- Ⅱ. 若采用字段直接编码控制,并要求一条微指令需同时启动3个微操作,则微指令字中的操作控制字段应分6段
- Ⅲ. 若采用字段直接编码控制,并要求一条微指令需同时启动3个微操作,每个字段的微命令数相同,这样的微指令格式最多可包含45个微操作命令


A. 仅 I 、 II

B. 仅 I 、Ⅲ

C. 仅 II 、 III

D. I、Ⅱ和Ⅲ

- 8. 一条双字长直接寻址的子程序调用 CALL 指令, 其第一个字为操作码和寻址特征, 第二个字为地址码 5000H。假设 PC(程序计数器)当前值为 1000H,SP 的内容为 0100H,栈顶内容为 1234H,存储器按字编址,而且进栈操作是先(SP)-1→SP,后存入数据。则 CALL 指令执行后,SP 及栈顶的内容分别为()。
- A. 00FFH, 1000H
- B. 0101H, 1000H
- C. 00FEH, 1002H
- D. 00FFH, 1002H
- 9. 指令流水线将一条指令的执行过程分为 4 步,其中第 1、2 和 4 步的执行时间为 Δt ,如下图所示。若该流水线顺序执行 50 条指令共用了 $203\Delta t$ (无需考虑相关问题),则该流水线的第 3 步的执行时间是()。



9 题图 一条指令的执行过程

A. 3Δt

B. 4Δt

C. 5∆t

D. 6Δt

- 10. 某总线总共有 88 根信号线,其中数据总线为 32bit,地址总线为 20bit,控制总线为 36 根,总线的工作频率为 66MHz,则总线宽度为(),传输速率为()。
- A. 32bit 264MB/s
- B. 20bit 264MB/s
- C. 32bit 254MB/s
- D. 20bit 264MB/s
- 11. 指令()从主存中读出。
- A. 总是根据程序计数器 (PC)
- B. 有时根据 PC, 有时根据转移指令
- C. 根据地址寄存器
- D. 有时根据 PC, 有时根据地址寄存器

二、综合题

- 1. 假设某计算机所有指令都可用两个总线周期完成,一个总线周期用来取指令,另一个总线周期用来存取数据。假定总线宽度为 8 位,每个总线周期为 250ns,因而每条指令的执行时间为 500ns,若该计算机中配置的磁盘每个磁道有 16 个 512 字节的扇区,磁盘旋转一圈的时间是 8.192ms。请回答下列问题:
 - (1) 在磁盘不工作时, 主存频带空闲百分比是多少?
 - (2) 若采用周期挪用法进行 DMA 传送,则该计算机执行指令的速度由于 DMA 传送而降低了多少?

- 2. 某微程序计算机具有 12 条微指令 $V1 \sim V12$,每条微指令所包含的微命令信号如下表所示。 表中, $a \sim n$ 分别对应 14 种不同的微命令,假设一条微命令长 20 位,其中操作控制字段为 8 位,控存容量为 $1K \times 20$ 位。要求:
- (1) 采用"不译法"("直接编码法")与"字段直接编码法"混合设计此机微指令的操作控制字段格式,并为每个微命令分配编码;
- (2) 采用"增量"与"下址字段"相结合的方式设计此机微指令的顺序控制字段格式,若要使微程序可在整个控存空间实现转移,则该微指令的顺序控制字段可直接表示出多少个转移条件;
 - (3) 画出此机微指令的完整格式图, 并标出每个具体字段所需的二进制位数。

2 题表 微命令信号

微指令	所包含的微指令信号
V1	a, d, e, n
V2	h
V3	a, h, j
V4	a, b, c, d
V5	a, e, f, j
V6	a, b, k
V7	a, f, g
V8	a, d, e, i
V9	a, b, k
V10	a, h, l
V11	a, b, k, m
V12	a, e

答案

一、选择题答案

1.D 2.A 3.D 4.B 5.D 6.B 7.B 8.D 9.B 10.A 11.A

二、综合题答案

1.

(1)

所有指令的两个阶段都要访问主存, 所以即使没有磁盘访问主存, CPU 也把主存周期占满了。因此, 主存频带空闲百分比是 0。

(2)

采用 DMA 传送, 平均每条指令的执行所需时间为: 500+125=625ns

采用 DMA 传送,每执行两条指令需要执行一次 DMA,即每条指令的执行时间多出了半个总线周期,即平均每条指令的执行慢了 125ns。

2.

(1)

操作控制字段格式:

字段 1	字段 2	字段 3	字段 4
1位	2位	2位	3 位

a 属于字段 1, 编码: 1

b、e、h 属于字段 2, 编码分别为: 01、10、11

c、f、i属于字段 3, 编码分别为: 01、10、11

d、g、j、k、l、m、n 属于字段 3, 编码分别为: 001、010、011、100、101、110、111

- (2) 据题意, 控存的容量为 1K×20 位, 要求在整个控存空间实现转移, 所以下地址字段为 10 位。这样还剩下 20-8-10=2 位, 用于条件选择字段,则一共可以表示 4 种编码,
- 00: 表示不转移, 采用"增量"来获得后续微指令地址。
- 01、10、11: 表示将转移地址字段作为下一条微指令地址的三个不同的转移条件。

全套模拟卷以及答案解析视频讲解来辉解读公众号获取:

