2021 天勤计算机考研八套模拟卷 • 卷六

组成原理篇

一、选择题(单选)
--------	-----

1. 下列说法中,错误的是()。

I. 设浮点数的基数为 4, 尾数用原码表示,则 0.000 010 为规格化数

Ⅱ. 浮点数运算中, 运算结果超出尾数表示范围则表示溢出

A.	Ⅰ. 任何情况下,浮点数的右. 仅 I 、 III. 仅 I 、 II	ī规操作最多只会i B. 仅Ⅱ、I D. Ⅰ、Ⅱ ۶	Ш		
I Ⅲ A.	下列关于定点数原码一位: . 符号位不参加运算,根据 . 在原码一位乘算法过程中 . 假设两个n位数进行原码 . 仅I、Ⅱ . 仅I、Ⅲ	居数值位的乘法运空, 所有的移位均	算结果确定结果的 是算术移位操作 至少需要使用 n 位	7符号位	
(某容量为 256MB 的存储器)。 . 20 B. 24	由若干 16M×8bit C. 32	DRAM 芯片构成, D. 36	该 DRAM 芯片的地址引用	却和数据引脚总数是
地	现有一 64K×2bit 的存储器 业 线和数据线引脚的数目, . 2 B. 3			的存储器,有 () 种力	方法可以合理地安排
源 偏 A.	某计算机有 30 个通用寄存操作数和目的操作数分别系 操作数和目的操作数分别系 移量用补码表示,则 Add 扩 4096~4095 1023~1024	兴用寄存器直接寻:	址和基址寻址方式 值范围是 () 2047	弋。若基址寄存器可使用任	
A.	与本指令的地址有关的寻: . 寄存器寻址 相对寻址	址方式是 () B. 直接寻り D. 间接寻り	at		
时 合 A.	假定执行最复杂的指令需计间分别为 80ns、40ns、50ns 并,以产生一个五段流水约 70ns 90ns	s. 70ns. 20ns. 30	Ons,流水线寄存器	器延时为 20ns,现把最后	

2021 天勤计算机考研八套模拟卷 (卷六)

2

- 8. 在微程序控制器中, 执行指令微程序的首条微指令地址是由 () 得到的。
- A. 程序计数器 PC

B. 前条微指令

C. uPC+1

- D. 指令操作码映射
- 9. 指令流水线中出现数据相关时流水线将受阻, () 可解决数据相关问题。
- A. 增加硬件资源


B. 采用旁路电路技术

C. 采用分支预测技术

- D. A~C都可以
- 10. 在计数器定时查询方式下, 若每次计数从 Ln/2 开始, 则 ()。
- A. 设备号小的优先级高
- B. 每个设备使用总线的机会相等
- C. 设备号大的优先级高
- D. 以上说法都不正确
- 11. 以下 4 个步骤在通道过程中的正确顺序是()。
- I. 组织 I/O 操作
- Ⅱ. 向 CPU 发出中断请求
- Ⅲ. 编制通道程序
- Ⅳ. 启动 I/O 通道
- $A. \quad I \to I I \to I I I \to I V$
- B. $I \rightarrow I \rightarrow I \rightarrow I \bigvee$
- $C. \quad [V \rightarrow]] \rightarrow [] \rightarrow [$
- D. $\parallel \rightarrow \parallel \rightarrow \parallel \rightarrow \parallel$

二、综合题

1.某计算机的数据通路结构如右图所示,写出实现以下加法的微操作序列(含取指令及确定后继指令地址): ADD R1, (R2)



- 2.假设某计算机的主存容量为 64KB,采用字节编址方式。其 Cache 数据区容量为 4KB,采用 4 路组相联映射方式、LRU 替换和回写(write back)策略,块大小为 64B,并且每块设置了 1 位有效位。请问:
 - (1) 主存地址字段如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。
 - (2) 该 Cache 的总容量有多少位?
- (3) 若 Cache 初始为空, CPU 依次从 0 号地址单元顺序访问到 4344 号单元, 重复按此序列共访问 16 次。若 Cache 命中时间为 20ns, 主存存取时间为 200ns, 试估计 CPU 访存的平均时间。

答案

一、选择题答案

1.C 2.D 3.A 4.A 5.B 6.C 7.D 8.D 9.B 10.D 11.D

二、综合题答案

1.

 $PC \rightarrow MAR;$

M(MAR) -> MDR

 $(PC) + 1 \rightarrow PC$

MDR -> IR

R1 -> LA

R2 -> MAR

M(MAR) -> MDR

MDR ->R2

R2 ->LB

(LA) + (LB) -> MDR

2.

(1)

主存字块标记	组地址	块内地址	
6 位	4 位	6 位	

(2)

cache 总容量为 4176B

(3)

命中率为 99.47%

平均访问时间

 $= 20ns + 200 \times (1 - 0.9947)ns = 21.06ns.$

全套模拟卷以及答案解析视频讲解来辉解读公众号获取:

