

2021 天勤计算机考研八套模拟卷 · 卷六

组成原理篇

一、选择题 (单选)

- 下列说法中, 错误的是 ()。
 - 设浮点数的基数为 4, 尾数用原码表示, 则 0.000 010 为规格化数
 - 浮点数运算中, 运算结果超出尾数表示范围则表示溢出
 - 任何情况下, 浮点数的右规操作最多只会进行一次A. 仅 I、III B. 仅 II、III
C. 仅 I、II D. I、II 和 III
- 下列关于定点数原码一位乘法的描述中, 错误的是 ()。
 - 符号位不参加运算, 根据数值位的乘法运算结果确定结果的符号位
 - 在原码一位乘算法过程中, 所有的移位均是算术移位操作
 - 假设两个 n 位数进行原码一位乘, 部分积至少需要使用 n 位寄存器A. 仅 I、II B. 仅 II、III
C. 仅 I、III D. I、II、III
- 某容量为 256MB 的存储器由若干 $16\text{M} \times 8\text{bit}$ DRAM 芯片构成, 该 DRAM 芯片的地址引脚和数据引脚总数是 ()。
A. 20 B. 24 C. 32 D. 36
- 现有一 $64\text{K} \times 2\text{bit}$ 的存储器芯片, 欲设计具有同样存储容量的存储器, 有 () 种方法可以合理地安排地址线 and 数据线引脚的数目, 且使两者之和最小。
A. 2 B. 3 C. 4 D. 5
- 某计算机有 30 个通用寄存器, 采用 32 位定长指令字, 操作码字段 (不含寻址方式) 为 8 位, Add 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器, 且偏移量用补码表示, 则 Add 指令中偏移量的取值范围是 ()。
A. $-4096 \sim 4095$ B. $-2048 \sim 2047$
C. $-1023 \sim 1024$ D. $-3071 \sim 3072$
- 与本指令的地址有关的寻址方式是 ()。
A. 寄存器寻址 B. 直接寻址
C. 相对寻址 D. 间接寻址
- 假定执行最复杂的指令需要完成 6 个子功能, 分别由对应的功能部件 A ~ F 来完成, 每个功能部件所花的时间分别为 80ns、40ns、50ns、70ns、20ns、30ns, 流水线寄存器延时为 20ns, 现把最后两个功能部件 E 和 F 合并, 以产生一个五段流水线。该五段流水线的时钟周期至少是 ()。
A. 70ns B. 80ns
C. 90ns D. 100ns

8. 在微程序控制器中，执行指令微程序的首条微指令地址是由（ ）得到的。

- A. 程序计数器 PC
- B. 前条微指令
- C. $\mu PC+1$
- D. 指令操作码映射

9. 指令流水线中出现数据相关时流水线将受阻，（ ）可解决数据相关问题。

- A. 增加硬件资源
- B. 采用旁路电路技术
- C. 采用分支预测技术
- D. A ~ C 都可以

10. 在计数器定时查询方式下，若每次计数从 $\lfloor n/2 \rfloor$ 开始，则（ ）。

- A. 设备号小的优先级高
- B. 每个设备使用总线机会相等
- C. 设备号大的优先级高
- D. 以上说法都不正确


11. 以下 4 个步骤在通道过程中的正确顺序是（ ）。

- I. 组织 I/O 操作
 - II. 向 CPU 发出中断请求
 - III. 编制通道程序
 - IV. 启动 I/O 通道
- A. I → II → III → IV
 - B. II → III → I → IV
 - C. IV → III → II → I
 - D. III → IV → I → II

二、综合题

1. 某计算机的数据通路结构如右图所示，写出实现以下加法的微操作序列（含取指令及确定后继指令地址）：

ADD R1, (R2)



2. 假设某计算机的主存容量为 64KB，采用字节编址方式。其 Cache 数据区容量为 4KB，采用 4 路组相联映射方式、LRU 替换和回写（write back）策略，块大小为 64B，并且每块设置了 1 位有效位。请问：

- (1) 主存地址字段如何划分？要求说明每个字段的含义、位数和在主存地址中的位置。
- (2) 该 Cache 的总容量有多少位？
- (3) 若 Cache 初始为空，CPU 依次从 0 号地址单元顺序访问到 4344 号单元，重复按此序列共访问 16 次。若 Cache 命中时间为 20ns，主存取取时间为 200ns，试估计 CPU 访存的平均时间。

答案

一、选择题答案

1.C 2.D 3.A 4.A 5.B 6.C 7.D 8.D 9.B 10.D 11.D

二、综合题答案

1.

PC \rightarrow MAR;M(MAR) \rightarrow MDR(PC) + 1 \rightarrow PCMDR \rightarrow IRR1 \rightarrow LAR2 \rightarrow MARM(MAR) \rightarrow MDRMDR \rightarrow R2R2 \rightarrow LB(LA) + (LB) \rightarrow MDR

2.

(1)

主存字块标记	组地址	块内地址
--------	-----	------

6 位

4 位

6 位

(2)

cache 总容量为 4176B

(3)

命中率为 99.47%

平均访问时间

 $= 20\text{ns} + 200 \times (1 - 0.9947)\text{ns} = 21.06\text{ns}.$

全套模拟卷以及答案解析视频讲解来辉解读公众号获取:



(6)