2021 天勤计算机考研八套模拟卷 • 卷四

组成原理篇选择题答案解析

1. B.

浮点数 x 尾数的补码为: 1.001; 浮点数-y 尾数的补码为 1.011。因为 x 的阶数为 1, y 的阶数为 2, 所以要进行对阶, 保留 y 的阶数 2, 把 x 的尾数右移一位, 阶数变为 2. (这里要注意, x 是负数, 右移的时候是补 1, 而不是补 0)。于是, 右移后的 x 的尾数为 1.100。相加得到 1.100+1.011=10.111, 结果出现溢出, 需要右规; 将其结果右移一位, 得到 1.011, 同时阶码加 1 得到 11 (对应真值为 3),最终得到二进制浮点规格化的结果是 0111011。

2. C.

对某个数据进行乘 2 运算相当于对该数据二进制数进行不带符号位左移一位的运算, 对某个数据进行除 2 运算相当于对该数据二进制数进行不带符号位右移一位的运算。本题中,由于[X/2]_补=C6H=(11000110)₂,所以求解[X/4]_补则需将(11000110)₂进行不带符号位右移一位的运算,其结果是(11100011)₂=E3H。如果此题是求[X]_补,则需将(11000110)₂进行不带符号位左移一位的运算,其结果是(10001100)₂=8CH。

3. C.

动态半导体存储器是利用电容存储电荷的特性记录信息,由于电容会放电,所以必须在电荷流失前对电容充电,即刷新。方法是每隔一定时间,根据原存内容重新写入一遍,所以 I 错误,其他的选项请参考下面的补充知识点。 知识点扩展:刷新的总结。

刷新其实分为两步:第一步是读取并放大信息,第二步是存入信息,因此将刷新看作信息的再生过程。刷新是按存储器的**行**来进行的,刷新一行的时间为一个存取周期。这里需要额外解释的是,有人也许认为刷新一次分为两步:读和存,应该占用两个存取周期,但事实上,这里的读并不是把信息读入 CPU,存也不是从 CPU 向主存存入信息,它只是把信息读出,通过一个刷新放大器后又重新存回到存储单元里去,而刷新放大器是集成在 RAM 上的。因此,这里只进行了一次访存,也就是占用一个存取周期(这点考生一定要注意,这也是出此题的用意所在)。

刷新有3种方法:

- (1) **集中刷新**: 在一段时间里,只对所有的行进行刷新,不进行任何访存行为。存在较长的"死时间"。
- (2) 分散刷新: 存取周期分为两段, 前段用来正常访存, 后段用来刷新。因此, 存取周期变长, 系统速度降低。
- (3) **异步刷新**: 前两者结合,同一行的两次刷新时间间隔只要不超过电荷流失光的时间即可。在刷新时,类似于 DMA 的周期挪用,"借"一个周期来刷新该行。

4. C.

写直达法: 是指**每次**写操作数时既写入 Cache 又写入主存,所以并不是仅在第一次才写回主存,所以 II 错误。

写回法: 是写 Cache 时不写入主存,而当 Cache 数据被替换出去时才写回主存,所以会造成写回法的 Cache 中的数据会与主存的不一致。为了识别 Cache 中的数据是否与主存中的一致,Cache 中的每一块要增加一个记录信息位,写 Cache 时设置这个位,Cache 数据写回主存时清除这个位。根据这个位的值,Cache 中每一块都有两个状态: 清 (clean) 和浊 (dirty),在写 Cache 时状态为"浊",在数据写回主存时状态为"清",所以 I 错误,III 正确。

5. D.

假设 Cache 的命中率为 x,则可以得到一个不等式:

 $1000(1-x)+100x \le 115$ $x \ge 0.983$

所以, Cache 命中率 x 至少为 99%。

6. A.

指令是存放在主存中的,在主存中取出指令后送入控制器进行分析并发出相应的各种操作序列,所以指令流是

从主存流向控制器,且是单向流动;而数据流是在 CPU 中的运算器和主存之间流动,且是双向流动。

7. B.

CPU 响应中断时,需要保存当前的一些寄存器中的现场信息,以便在中断结束后进行恢复从而继续执行完毕。在多级中断时,每一层的中断都需要保护中断时的现场信息,例如一个三级中断,依次需要保护第一、第二、第三级的现场信息,当产生第三级的中断处理程序结束后,首先恢复第三级的现场进行处理,结束后返回第二级……以此类推,这样正好符合堆栈的特性,即后进入堆栈的先出来。因此,采用堆栈存储较为有效。

补充: 子程序调用指令执行时, 也是要把当前程序计数器 (PC) 的内容送到堆栈保存。

8. C.

- A: 这种方法无法用来控制微程序的执行,因为 PC 的最小控制单位是一条指令,或者说是一个微程序(因为一个微程序解释一条指令),而微指令是更小的单位。
 - B: 该方法为增量计数法。
 - C: 该方法是直接由下地址字段来指出, 也称为断定方式。
 - D: 此方式为硬件方式。
 - 9. C.
- I: DMA 方式不需 CPU 干预传送操作,仅仅是开始和结尾借用 CPU 一点时间,其余不占用 CPU 任何资源,中断方式是程序切换,每次操作需要保护和恢复现场,所以 DMA 优先级高于中断请求,这样可以加快处理效率,故 I 正确。
- II: MI 的分析可知,程序中断方式需要中断现行程序,故需保护现场,以便中断执行完之后还能回到原来的点去继续没有完成的工作,DMA 方式不需要中断现行程序,无须保护现场,故<math>II 正确。
- Ⅲ: DMA 方式中的中断请求不是为了传送信息(信息是通过主存和 I/O 间的直接数据通路传送的),只是为了报告 CPU 一组数据传送结束,有待 CPU 做一些后处理工作,如测试传送过程中是否出错,决定是否继续使用 DMA 方式传送等。而程序中断方式的中断请求是为了传送数据,I/O 和主机交换信息完全靠 CPU 响应中断后,转至中断服务程序完成的,故Ⅲ的说法错误。