前期実験-A3課題

高山乃綾

2025年7月18日

1 実験の概要

本実験では、ハードウェア記述言語 (HDL) を用いて様々な回路を設計し、それに合わせたテストベンチを作成しつつ、波形ビューア GTKWave (gtkwave) などを用いて回路の挙動を視覚的に調べた.

3日目ではまず、基本的な順序回路である D フリップフロップ (D-FF) と D ラッチ (D-LATCH) の回路を作成し、テストベンチを通して二つの回路素子の振る舞いの違いについて調べた. 次に、クロックに同期した状態リセット信号 (STRAT 信号) と、非同期状態リセット信号 (RST) の回路を設計し、二つの働き方の違いを確認した.

4日目ではまず、メモリ読み出し回路の設計とシュミレーションを行った. 次に、メモリ読み出し回路に 2日目に作成したオーバーフロー出力月 4-bit リップルキャリーアダー (4bit-Ripple Carry Adder) を組み合わせ、メモリから読んだ二つのデータを加算していくような回路素子を実現した. 最後に発展課題として、個人的に難しいと感じたブロッキング代入とノンブロッキング代入について、その挙動の違いを示すような回路及びテストベンチを作成した. それにより、HDL の記述の難しさを実感するとともに、テストベンチを作成し波形で動作を確認することの重要性を理解した.

2 3 日目報告

2.1 example モジュールを通した D-FF,D-LATCH の挙動の違い

まず、与えられた example.v のコードは以下のようになる.

各行の説明は、結果で取り上げたい部分以外はコード内のコメントにて記載した.

Code 1 example.v の回路

```
'timescale 1ns / 1ps // シュミレーション単位を 1ns 精度を, 1ps に設定
2
  module example (
      input wire inA, // 入力信号
3
      input wire clk, // クロック信号
      output wire out1, // 出力信号 1
5
      output wire out2 // 出力信号 2
6
  );
7
      // 内部レジスタ宣言
8
9
      reg out1_reg, out2_reg;
10
      always @(posedge clk) begin
11
```

```
// out1_reg - クロックの立ち上がりに応じて inA をキャプチャする
12
13
          out1_reg <= inA;</pre>
      end
14
15
      // クロックが High のときだけ inA を out2_reg に代入
16
      always @(*) begin
17
          if (clk==1'b1)
18
             out2_reg <= inA;
19
      end
20
21
      assign out1 = out1_reg; // 内部レジスタ out1_reg の値を出力ポート out1 に接続
22
      assign out2 = out2_reg; // 内部レジスタ out2_reg の値を出力ポート out2 に接続
23
24
  endmodule
25
```

これに対し、自作のテストベンチファイル tb_example.v を以下のように作成した.

Code 2 自作テストベンチ tb_example.v

```
/*シュミレーション単位: 1ns 精度,: 1ps に設定*/
2
3
   'timescale 1ns / 1ps
4
5
  module tb_example;
6
      // モニタリング用に波形を VCD 出力
7
      initial begin
8
          $dumpfile("tb_example.vcd"); // 出力ファイル名
9
10
          $dumpvars(0, tb_example);
11
      end
12
      reg inA; // DUT の inA に接続
13
      reg clk; // DUT の clk に接続
14
15
      wire out1; // DUT の out1 を受けとる
16
      wire out2; // DUT の out2 を受け取る
17
18
      // DUT のインスタンス化
19
      // モジュールを example uut (unit under test) として呼び出す
20
      example uut (
21
          .inA(inA),
22
23
          .clk(clk),
24
          .out1(out1),
25
          .out2(out2)
      );
26
27
      // クロック生成: 周期 10ns でクロックを発生
28
      initial begin
29
          clk = 0; // 初期値 Low に設定
30
          forever #5 clk = ~clk;
31
          // 5ns ごとに反転 → 周期 10ns のクロック
32
      end
33
34
35
      // テストパターンの生成
      /* inA に対して異なるタイミングで High/Low を設定することで、
```

```
out1 と out2 の違いを見る */
37
38
       initial begin
39
           inA = 0;
40
            #12 inA = 1; // 12ns \tau Low \rightarrow High
41
            #18 inA = 0; // 30ns \tau High \rightarrow Low
42
            #22 inA = 1; // 52ns \mathcal{C} Low \rightarrow High
43
            #16 inA = 0; // 68ns \mathcal{C} High \rightarrow Low
44
            #20 inA = 1; // 88ns \tau Low \rightarrow High
45
46
            #50 $finish; // 合計 138ns でシュミレーション終了
47
       end
48
       // モニタリング:シュミレーション時間と信号を表示
49
       initial begin
50
51
            $display("time\tclk inA out1 out2");
            $monitor("%0dns\t%b %b %b",
52
53
                      $time, clk, inA, out1, out2);
54
       end
55
   endmodule
56
```

example.v と tb_example.v を用いて gtkwave 上で波形を表示させたところ、 clk, inA, OUT1, OUT2 は それぞれ下の図のように動いた.



図1 OUT1 と OUT2 の波形の違い

図1から読み取れること

OUT1 と OUT2 の違いは、特に t = 68 ns と t = 88 ns で顕著に見られる.

- t=68 ns **の場合**: OUT2 はこの時点で inA の変化に瞬時に反応しているが、OUT1 は次の立ち上が りエッジ t=75 ns まで前の値を保持している.
- t=88 ns **の場合**: このとき clk = 1 であり、inA が立ち上がると OUT2 は即座に inA に追従して立ち上がる. 一方 OUT1 は、clk の立ち上がりしか見ないため、次の立ち上がりエッジ t=95 ns まで値が 0 のままである.

以上により、レベルが High の間ずっと入力を通す OUT2 が D-LATCH であり、立ち上がりエッジにしか 感応しない OUT1 が D-FF だと判断できる.

2.2 同期・非同期リセット付きシーケンスジェネレータの設計

まず、状態遷移回路本体(seq.gen.v)のコードは以下のとおり. 主要部分にはコメントを入れている.

Code 3 シーケンスジェネレータ本体 seq_gen.v

```
1 'timescale 1ns / 1ps
```

```
2
3
  module seq_gen (
                               // クロック
                       clk,
4
      input wire
                               // 非同期リセット (1 で即座に S1 へ)
      input wire
5
                       rst,
                       START, // 同期リセット (posedge clk で S1 へ)
      input wire
6
                               // S1 のときだけ 1 を出力
7
      output reg
                       out
  );
8
9
      // 状態定義
10
11
      localparam S1 = 2'd0,
                 S2 = 2'd1,
12
                 S3 = 2'd2,
13
                 S4 = 2'd3;
14
15
16
      reg [1:0] state, next_state;
17
      // 次状態ロジック 非同期リセット優先 (→ 同期リセット → 通常遷移)
18
      always @(*) begin
19
          if (START) begin
20
21
              next_state = S1;
22
          end else begin
23
              case (state)
24
                  S1: next_state = S2;
25
                  S2: next_state = S3;
                  S3: next_state = S4;
26
                  S4: next_state = S1;
27
28
                  default: next_state = S1;
29
              endcase
30
          end
      end
31
32
      // 状態レジスタ&非同期リセット
33
34
      always @(posedge clk or posedge rst) begin
35
          if (rst) begin
                                    // rst=1 で即座に S1 へ
36
              state <= S1;
          end else begin
37
                                   // clk エッジで遷移
              state <= next_state;</pre>
38
39
          end
40
      end
41
42
      // 出力ロジック 状態が ( S1 のときだけ 1)
43
      always @(state) begin
44
          out = (state == S1) ? 1'b1 : 1'b0;
45
      end
46
   endmodule
47
```

つぎにテストベンチ(tb_seq_gen.v)。同期リセットと非同期リセットの挙動を観測するため、波形ダンプと\$monitorを設定している.

Code 4 テストベンチ tb_seq_gen.v

```
timescale 1ns / 1ps
module tb_seq_gen;
```

```
reg clk;
4
      reg rst;
5
      reg START;
6
7
      wire out;
8
      // DUT インスタンス化
9
10
      seq_gen uut (
          .clk
                 (clk),
11
12
          .rst
                 (rst),
13
          .START (START),
14
          .out (out)
15
      );
16
      // 波形ダンプ ℰ モニタ
17
      initial begin
18
          $dumpfile("tb_seq_gen.vcd");
19
          $dumpvars(0, tb_seq_gen);
20
21
          $display("time\tclk rst START out");
22
          $monitor("%0t\t%b %b
                                   %b %b",
                   $time, clk, rst, START, out);
23
24
      end
25
      // クロック生成 (10ns 周期)
26
      initial begin
27
          clk = 1'b0;
28
          forever #5 clk = ~clk;
29
30
      end
31
      // 非同期リセット動作確認
32
      initial begin
33
                        // アサート
34
          rst = 1'b1;
35
          START = 1'b0;
              rst = 1'b0; // 解除 → state=S1, out=1
36
          #8
37
      end
38
       // 同期リセットと非同期リセットのテストシーケンス
39
40
      initial begin
          #20;
41
42
          // -- 同期リセット (START) --
43
          @(posedge clk);
44
          START = 1'b1;
45
          @(posedge clk);
46
          START = 1'b0;
47
          repeat (4) @(posedge clk);
48
          #20;
49
          // -- 非同期リセット (rst) --
50
          rst = 1'b1; // 即座にリセット
51
          #3 rst = 1'b0;
52
53
          @(posedge clk);
54
          repeat (2) @(posedge clk);
55
56
          #20;
57
          $finish;
      end
  endmodule
```

これを iverilog \rightarrow vvp \rightarrow gtkwave でシミュレーションし、得られた波形を図 2 に示す.




図 2 同期リセット (START) と非同期リセット (rst) の動作比較

図2から読み取れること

- 同期リセット (START): START=1 を与えたクロック立ち上がり時にのみ状態 S1 へ戻る. そのあと は通常遷移 (S1 \rightarrow S2 \rightarrow …) をクロック同期でくり返す.
- 非同期リセット (rst): rst=1 になるとクロックに関係なく即座に状態 S1 へ遷移。解除後、最初の立ち上がりエッジで再び通常遷移が始まる.

3 4 日目報告

3.1 メモリ読み出し + 加算回路の設計とシミュレーション

3.1.1 BRAM 例の回路 (bram_example.v)

BRAM にあらかじめロードした mem.hex の内容をアドレス 0 から順に読み出す回路を設計した. メモリは Read-First モードで、クロック立ち上がりで読み書き同期を取る.

Code 5 BRAM 例 bram_example.v

```
'timescale 1ns / 1ps
   module bram_example (
2
3
       input wire
                         clk,
                                 // クロックで読み書き同期
4
       input wire
                                 // 書き込み許可
                         we,
5
       input wire [4:0] addr,
                                 // 5bit アドレス (0--31)
       input wire [3:0] w_data, // 4bit 書込データ
6
       output wire [3:0] r_data // 4bit 読出データ
7
8
  );
       reg [3:0] mem [0:31];
9
       reg [3:0] mem_out;
10
11
12
       initial begin
           $readmemh("mem.hex", mem);
13
14
15
16
       always @(posedge clk) begin
17
           if (we)
               mem[addr] <= w_data;</pre>
18
           mem_out <= mem[addr];</pre>
19
20
21
       assign r_data = mem_out;
22
23 endmodule
```

mem.hex のサンプル (先頭 8 文字のみ) {6, C, F, A, B, C, 3, 9, ...} ... と 256 個の数字が縦に並んでいる.

3.1.2 読み出し+加算回路とテストベンチ (mem_reader.v, tb_mem_reader.v)

読み出したデータを加算し、最後に done をアサートする回路を作成. テストベンチでアドレス順に値を表示し、波形と動作を確認した.

Code 6 メモリ読み出し+カウント回路 mem_reader.v

```
module mem_reader (
     input wire clk, input wire rst_n, // 非同期リセット(リセット) 0: // 理本読み出したデータ
2
3
4
      output wire done // 全語読み終わったら 1
5
6
  );
      //-----
7
      // アドレスカウンタ (0^^e2^^80^^9331)
8
9
      reg [5:0] addr_cnt; // 6bit にしておくと カウント後に 32 32 になる
10
      wire reach_end = (addr_cnt == 6'd32); // 下位 5だけをアドレスに用いる bit
11
12
13
      always @(posedge clk or negedge rst_n) begin
14
         if (!rst_n)
            addr_cnt <= 0;
                             // rst_n=0 で即座にクリア
15
16
         else if (!reach_end)
             addr_cnt <= addr_cnt + 1; // 32 未満ならインクリメント
17
18
      end
19
      //----
20
      // BRAM 読み出しインスタンス
21
22
23
      bram_example bram_i (
        .clk (clk),
24

      .we
      (1'b0),
      // 書き込み抑止

      .addr
      (addr_cnt[4:0]),
      // アドレスは下位 5bit

25
26
27
         .w_data (4'b0),
         .r_data (data_o)
28
29
      );
30
31
      // 終了フラグ
32
      //----
33
      assign done = reach_end;
34
35 endmodule
```

Code 7 テストベンチ tb_mem_reader.v

```
'timescale 1ns / 1ps
module tb_mem_reader;
```

```
// クロック 100MHz (10ns)
 3
 4
       reg clk = 0;
                          always #5 clk = ~clk;
 5
 6
       // DUT 接続
 7
                  rst_n = 0;
       reg
       wire [3:0] data;
 8
 9
       wire
                  done;
       mem_reader dut (
10
           .clk
                    (clk),
11
12
           .rst_n (rst_n),
13
           .data_o (data),
           .done (done)
14
       );
15
16
       // 波形ダンプ
17
       initial begin
18
           $dumpfile("sim1.vcd");
19
           $dumpvars(0, tb_mem_reader);
20
21
22
       // テストシーケンス
23
24
       integer i;
       reg first = 1;
25
       reg [4:0] addr_prev;
26
       initial begin
27
           #12 rst_n = 1;
                                  // リセット解除
28
29
           $display("addr : data");
           for (i = 0; i < 32; i = i + 1) begin</pre>
30
               @(posedge clk);
31
                if (!first)
32
33
                    $display("%0d : %h", addr_prev, data);
34
                addr_prev <= dut.addr_cnt;</pre>
35
                first <= 0;
36
           end
37
           @(posedge clk);
           $display("%0d : %h", addr_prev, data);
38
           if (done) $display("=== DONE ===");
39
           $finish;
40
41
       end
42
   endmodule
```




図3 メモリ読み出し+加算回路の波形

図3 から読み取れること

- アドレス $0 \rightarrow 31$ のレンジで、各クロック立ち上がり後に data_o が正しく出力されている.
- 1 クロック遅れで出力するため、表示が常にひとつ前のアドレスに対応している.
- 最後に done がアサートされ、ループ終了が検知できている.

3.2 メモリ読み出し+ 4-bit 加算回路

3.2.1 狙いと構成

アドレス n と n+1 の 2 語を同時に読み出し、4-bit リップルキャリーアダー (rca4.v) で加算して和 (sum) とオーバーフロー (ov) を得る. これを 16 ペア (0–1, 1–2, \cdots , 15–16) について行い、参照 BRAM (bram_ref.v) と照合して動作を確かめる.

3.2.2 4-bit Ripple-Carry Adder (rca4.v)

rca4.v は 2 日目に作成した半加算器 \rightarrow 4 段直列の標準的な RCA.MSB へのキャリーと MSB からのキャリーの XOR で符号付きオーバーフローを検出する.

3.2.3 連続 2 語読み出し回路 (mem_pair_reader.v)

まずペア読み出し専用回路を実装した(Listing 8).

Code 8 ペア読み出し回路 mem_pair_reader.v

```
'timescale 1ns / 1ps
  module mem_pair_reader(
3
       input wire
4
       input wire
                         rst_n,
5
       output reg [3:0] a, b,
6
       output reg [4:0] pair_addr_d,
7
       output wire
                         done
  );
8
       // ペアアドレス →→…→→ 011516
9
       reg [4:0] pair_addr;
10
11
       always @(posedge clk or negedge rst_n) begin
12
           if (!rst_n) begin
13
               pair_addr <= 5'd0;</pre>
14
               pair_addr_d <= 5'd0;</pre>
15
           end else begin
16
               pair_addr_d <= pair_addr;</pre>
                                                // 1 clk 遅延で外部へ
               pair_addr <= pair_addr + 5'd1; // 1 語ずつスライド
17
18
           end
       end
19
       assign done = (pair_addr == 5'd16);
20
21
       // BRAM から 2 語同時に読み出し
22
23
       wire [3:0] d0, d1;
24
       bram_example mem0 (.clk(clk), .we(1'b0),
25
                          .addr(pair_addr
                                              ), .w_data(4'b0), .r_data(d0));
26
       bram_example mem1 (.clk(clk), .we(1'b0),
27
                          .addr(pair_addr + 5'd1), .w_data(4'b0), .r_data(d1));
28
29
       always @(posedge clk) begin
```

■要点

- 1 クロックごとに $\{n, n+1\}$ の 2 語を読み出し、1 クロック遅延させて a,b と pair_addr_d を同期.
- 16 ペア処理し終えると done=1 を返して処理完了.

3.2.4 検証ベンチ (tb_add_check.v)

DUT (mem_pair_reader + rca4) と参照 BRAM (bram_ref.v) を比較し, 差異があれば fail=1 とする.

3.2.5 シミュレーション結果




図4 ペア読み出し+加算結果と参照比較の波形

図 4 から分かること

- pair_addr_d=0-15 が現れるたび、同期して a,b \rightarrow sum,ov が更新されている.
- 参照比較フラグ fail は常に Low。DUT と参照出力が完全一致.
- 16 ペア目が終わると done=1 となり、シミュレーション終了.

3.3 発展課題――ブロッキング代入とノンブロッキング代入

3.3.1 概要

Verilog には

- ブロッキング代入 (=) 右辺を評価し直ちに左辺へ格納した後,次の文へ進む
- **ノンブロッキング代入**(<=)右辺を評価した値を時刻ステップの終端で一括してレジスタへ反映

という 2 種類の代入方式が存在する. 組み合わせ回路にはブロッキング, 順序 (レジスタ) 回路にはノンブロッキングを用いるのが原則であるが, 規則を誤った場合, シミュレーション結果と本来意図したタイミングが一致しないことがある. 以下に最小回路を示し, 両方式の違いが波形上でどのように現れるかを検証した.

3.3.2 比較用ミニ回路 nb_vs_b.v

Code 9 ブロッキング代入とノンブロッキング代入の比較用回路

```
'timescale 1ns / 1ps
  module nb_vs_b (
2
      input wire clk, // 10-ns 周期
3
      input wire d,
4
      output reg q2_nb, // 正しい遅延() <=
5
6
      output reg q2_b // 誤った遅延 () =
7
  );
8
      // ---- ノンブロッキング版(正) ----
9
      reg q1_nb;
10
      always @(posedge clk) begin
                         // 1 段目
11
         q1_nb <= d;
          q2_nb <= q1_nb; // 2 段目 (1 clk 遅延)
12
13
      end
14
      // ---- ブロッキング版(誤) ----
15
16
      reg q1_b;
      always @(posedge clk) begin
17
         q1_b = d;
                       // 直ちに上書き
18
          q2_b = q1_b;
                          // 同じクロック内で伝搬
19
20
  endmodule
```

■動作の意図 信号 d を 2 クロック遅らせて q2_nb / q2_b に出力したい. 本来はノンブロッキング(<=)で 2 段遅延を実現すべきところを,意図的にブロッキング(=)へ置き換え,遅延動作の崩れを観察する.

3.3.3 テストベンチ tb_nb_vs_b.v

Code 10 比較用テストベンチ

```
'timescale 1ns / 1ps
2
   module tb_nb_vs_b;
       // 10-ns クロック生成
3
      reg clk = 0; always #5 clk = ~clk;
4
5
      // 入力パルス
6
7
      reg d = 0;
       initial begin
8
          #12 d = 1;
                              // 幅 10 ns
9
          #10 d = 0;
10
           #100 $finish;
11
12
       end
13
       // デバイス・アンダ・テスト
14
15
       wire q2_nb, q2_b;
      nb_vs_b dut (.clk(clk), .d(d), .q2_nb(q2_nb), .q2_b(q2_b));
16
17
       // 波形ダンプ
18
       initial begin
19
20
          $dumpfile("nb_vs_b.vcd");
           $dumpvars(0, tb_nb_vs_b);
21
       end
   endmodule
```

3.3.4 シミュレーション結果



図5 ブロッキング代入とノンブロッキング代入の遅延差

■図 5 の考察

- 入力 d のパルスに対し,**ノンブロッキング版** q2_nb は 2 クロック(20 ns)遅延して出力されており, 設計意図どおりの動作が得られている.
- ブロッキング版 $q2_b$ は同一クロック内で $q1_b$ が直ちに書き換わるため,遅延なしに d をコピーしてしまう.
- 逐次回路をブロッキング代入で記述すると、シミュレーション上は動作するように見えても、実際の回路タイミングは崩れ、意図しない競合やレースの原因となる.

3.3.5 まとめ

- クロック同期レジスタは **ノンブロッキング代入(<=I)** を用いることで,同じ時刻内での値の書き換え競合を防止できる.
- 組み合わせロジックやテストベンチの一時変数は**ブロッキング代入(=|)** を用いると可読性が高い.
- ◆ 本検証により、代入方式の誤用が波形にどのような影響を及ぼすかを可視化できた。設計段階で代入方式を明確に区別することの重要性が確認された。

全課題のまとめ

今回の実験では、Verilog の基礎から少し発展的な内容まで段階的に確認した. ポイントは次の 4 つである. D-FF と D-Latch の違いエッジ感度 (D-FF) とレベル感度 (D-Latch) の動きを同じ波形上で比べ、クロックの立ち上がりだけ反応するか、High の間ずっと追従するかを目で確かめた.

同期リセットと非同期リセット同期リセットはクロックに合わせて状態が戻り,非同期リセットはクロックを待たずに即リセットされることをシミュレーションで確認した.

メモリ読み出しと加算回路 BRAM からデータを読み出し、4-bit リップルキャリーアダーで順に足し合わせる回路を作成. 参照メモリと比較し、すべての加算結果が一致することを波形で確認した.

ブロッキング代入とノンブロッキング代入同じレジスタ遅延をブロッキング(=)で書くと遅延がなくなり、ノンブロッキング(=)で書くと正しく遅延することを最小回路で検証した。クロック同期の always では <= を使う必要があることがはっきり分かった.

以上の結果から、設計した HDL が意図どおり動作しているかを波形で確認することの大切さと、代入記号など基本ルールを守る重要性を実感した.