Inhaltsverzeichnis

1	Sch	altungstechnik I 5
	1.1	Boolesche Algebra / Schaltalgebra
		1.1.1 Axiomensystem
		1.1.2 Boolesche Funktionen
	1.2	Gatterlogik
		1.2.1 Implementierung
		1.2.2 Multiplexer (Auswahlschaltung)
		1.2.3 2-Bit-Dekodierer
	1.3	Implementierung von Schaltnetzen
		1.3.1 Elektronische Grundlagen
2	Sch	altungstechnik II
	2.1	Minimierung Boolescher Formeln
		2.1.1 Äquivalenzumformungen
		2.1.2 Systematische Vereinfachungsverfahren
		2.1.3 Petricks Algorithmus
	2.2	Programmierbare Logikarrays
		2.2.1 Allgemeine Struktur
		2.2.2 Hardware-Implementation
	2.3	Hardware-Beschreibungssprache
		2.3.1 Aufbau
3	Bin	ärarithmetik & Ihre Implementierung 17
	3.1	Erinnerung: Arithmetik
		3.1.1 Zahlensysteme
		3.1.2 Addition und Subtraktion
		3.1.3 Multiplikation und Division
	3.2	Binäre Arithmetik und Implementierung durch Schaltkreise
	3.3	Addition
		3.3.1 Halbaddierer
		3.3.2 Volladdierer
		3.3.3 n-Bit-Addierer
		3.3.4 Darstellung negativer Zahlen
	3.4	Multiplikation
		3.4.1 Multiplikation mit Potenzen der Basis
		3.4.2 Standardalgorithmus
		3.4.3 Negative Zahlen
		3.4.4 Booths Algorithmus

		-	
	3.5		ithmetisch-Logische-Einheit (Arithmetic Logical Unit. ALU) 25
		3.5.1	Die ALU in der Hack-Architektur
		3.5.2	Einbindung der ALU in den Prozessor der Hack-Architektur
4	Sea	uentiel	le Logik
_	4.1	•	atielle Logik
	1.1	4.1.1	Logikschaltungen: Kombinatorische & Sequentielle Logik
		4.1.2	Prinzip der Rückkopplung
		4.1.3	Asynchrone und synchrone Schaltwerke
		4.1.4	Taktsignal (Clock Signal)
	4.2		ile Kippstufen
	4.2	4.2.1	Implementierung mit Gattern
		4.2.1	1
			\circ
		4.2.3	Direkt gesteuerte FlipFlops (Riegel)
		4.2.4	Taktpegelsteuerung
		4.2.5	Taktpegelsteuerung mit Rückkopplung
		4.2.6	Taktflankensteuerung
		4.2.7	Master-Slave-Prinzip
		4.2.8	Schaltzeichen
		4.2.9	Schaltverhalten
	4.3	Regist	er, Zähler und Speicher
		4.3.1	Schieberegister und Zähler
		4.3.2	Speicherzellen und Programmzähler
	4.4	Hardw	are-Simulation der sequentiellen Logik
		4.4.1	Hack-Architektur
5	Rec	hnerar	chitektur 40
•	5.1		erprogrammierung
	0.1	5.1.1	Festverdrahtete "Prozessoren"
		5.1.1	Konzept der Speicherprogrammierung
		5.1.2 $5.1.3$	Befehlsaufruf, -dekodierung und -ausführung
	F 0	5.1.4	,
	5.2		ack-Plattform
		5.2.1	Überblick: Hack-Rechner
		5.2.2	Befehls- und Datenspeicher (ROM32K & RAM16K)
		5.2.3	Gesamtsystem
		5.2.4	Bildschirm & Bildschirmspeicher
		5.2.5	Tastatur
		5.2.6	hauptspeicherorganisation
		5.2.7	Prozessor (Central Processing Unit, CPU)
		5.2.8	Gesamtsystem (Computer On A Chip)
		5.2.9	TastaRechnerarchitektur Realer Computer
6	Mas	schinen	asprache und Assembler 44
	6.1		ack-Maschinensprache
		6.1.1	Einführung in die Maschinensprache
		6.1.2	A-Anweisungen (Address Instructions)
		6.1.3	C-Anweisungen (Compute Instructions)
	6.2		bler und Assemblersprache
	J	~~	

		6.2.1	Physikalische und symbolische Programmierung	47
		6.2.2	Maschinensprache und Assemblersprache	47
		6.2.3	Die Hack-Assemblersprache	47
		6.2.4	Symbole und Symbolverwaltung	49
		6.2.5	Programmübersetzung und Assemblerimplementierung	49
7	Virt	tuelle l	Maschine	50
•	7.1		prachen und Übersetzung	50
		7.1.1	Direkte und zweistufige Übersetzung	50
		7.1.2	Vor- und Nachteile Virtueller Maschinen	51
		7.1.3	Systembasierte und prozessbasierte virtuelle Maschinen	51
		7.1.4	Übersetzungspfad	52
	7.2	Virtue	elle Maschine des Hack-Systems	53
		7.2.1	Stapel(speicher) und ihre Operationen)	53
		7.2.2	Stapelarithmetik	53
		7.2.3	Arithmetische und Logische Operationen	53
		7.2.4	Speicherzugriff, Speicheraufteilung und Speichersegmente	54
		7.2.5	Programmablauf (bedingte Anweisungen und Schleifen)	55
		7.2.6	Objekt- und Arraybehandlung	55
		7.2.7	Funktionsaufrufe, globaler Stapel zur Steuerung	56
		7.2.8	Befehlssatz	56
		7.2.9	Programmstart	56
_			1 177 11	. <u>.</u>
8	8.1		chen und Kompiler	57 57
	0.1		rogrammiersprache Jack	57 57
		8.1.1 8.1.2	Allgemeine Syntax	57 57
		8.1.3	·	58
	8.2		Speicheranforderung	58
	0.2	8.2.1	\ -	58
		8.2.2	Architektur	
		8.2.3	Kontextfreie Grammatiken	59
		8.2.4	Parse-Bäume, Parsen durch rekursiven Abstieg	59 59
		8.2.5	Jack-Syntaxanalyse	59 59
		8.2.6	Codeerzeugung	59 59
		0.2.0	Codecizeugung	00
9		hnerne		60
	9.1	Das Ir	nternet	60
		9.1.1	Struktur des Internet	60
		9.1.2	Leitungsvermittlung	61
		9.1.3	Paketvermittlung	61
		9.1.4	Warteschlangen	62
		9.1.5	Übertragungskapazität	62
		9.1.6	Verzögerungen	62
	9.2	Abstra	aktionsschichten & Protokolle	63
		9.2.1	Anwendungsschicht (Application Layer)	64
		9.2.2	Transportschicht (Transport Layer)	65
		9.2.3	Netzwerkschicht (Network Layer)	66
		9.2.4	Verbindungsschicht (Data Link Layer)	66

Systeme 1		
Rechnersysteme	Ŕт	-Netze

Wis	Se	20	/21
Noah	K	am	ara

Kapitel 1

Schaltungstechnik I

Boolesche Algebra / Schaltalgebra

DEFINITION: Boolesche Algebra

Eine Boolesche Algebra ist eine Menge B mit dem Nullelement 0 und dem Einselement 1 (d.h., $0, 1 \in B$), auf der die Operationen **Konjunktion** \wedge und **Disjunktion** \vee sowie **Negation** \neg definiert sind.

DEFINITION: Schaltalgebra

Eine Schaltalgebra ist eine Boolesche Algebra mit der Trägermenge $B = \{0, 1\}$.

1.1.1 Axiomensystem Wichig: av (bread) = (arb) v (arbread)

George Boole (1847) $a \wedge b = b \wedge a$

Kommutativität $a \wedge b = b \wedge a$ $a \vee b = b \vee a$ Assoziativität $(a \wedge b) \wedge c = a \wedge (b \wedge c)$ $(a \vee b) \vee c = a \vee (b \vee c)$ Idempotenz $a \wedge a = a$ $a \vee a = a$ Distributivität $a \wedge (b \vee c) = (a \wedge b) \vee (a \wedge c)$ $a \vee (b \wedge c) = (a \vee b) \wedge (a \vee c)$

Neutralität $a \wedge 0 = 0$ $a \vee 0 = a$ Extremalität $a \wedge 0 = 0$ $a \vee 0 = a$

Involution $\neg \neg a = a$

De Morgan (1860)

De Morgan $\neg(a \land b) = \neg a \lor \neg b$ $\neg(a \lor b) = \neg a \land \neg b$ Komplementarität $a \land \neg a = 0$ $a \lor \neg a = 1$ $\neg 1 = 0$ Absorption $a \lor (a \land b) = a$ $a \land (a \lor b) = a$

1.1.2 Boolesche Funktionen

DEFINITION: Boolesche Funktionen

Eine Boolesche Funktion ist eine Funktion $f: \{0,1\}n \to \{0,1\}, n \ge 0$. Die Anzahl n der Argumente der Funktion f heißt ihre Stelligkeit (arity).

Für kleine Stelligkeiten gibt es Spezielle Ausdrücke:

- n = 1: **unär** (unary)
- n = 2: binär (binary)
- n = 3: ternär (ternary)

Boolesche Funktionen werden durch Schaltnetze implementiert.

Jede Boolesche Funktion kann durch Wahrheitstafeln und Formeln der Schaltalgebra dargestellt werden.

Darstellung durch Wahrheitstafeln

- eine Spalte pro Funktionsargument,
- eine Zeile pro mögliche Wertekombination der Funktionsargumente,
- zusätzliche Spalte für den Funktionswert.

Abbildung 1.1: Wahrheitstafel einer ternären Booleschen Funktion

x_1	x_2	x_3	y
0	0	0	0
1	0	0	1
0	1	0	1
0	0	1	0
1	0	1	1
0	1	1	0
1	1	1	1

Darstellung durch Formeln der Schaltalgebra

Disjunktive Normalform

(anp) ~ (anc)

- \rightarrow Darstellung der Minterme
- \rightarrow Sum of Products (SOP)

Bilde $Disjunktion\ der\ Konjunktionen$ aus Literalen aus jeder Zeile in der der Funktionswert ${\bf V}$ ist

1

Konjunktive Normalform (avb) ((avc)

- \rightarrow Darstellung der Maxterme
- \rightarrow Product of Sums (POS)

Bilde Konjunktion der Disjunktionen aus Literalen aus jeder Zeile in der der Funktionswert **\ceil** ist

0

Konjunktive und Disjunktive Normalform im Vergleich: Bevorzuge die disjunktive bei weniger Einsen, die konjunktive bei weniger Nullen in den Funktionswerten.

Vollständige Operationenmengen

DEFINITION: Vollständige Operationenmengen

Eine vollständige Operationenmenge ist eine Menge von Booleschen Operationen, die ausreicht, um alle Booleschen Funktionen darzustellen

Da sowohl die disjunktive als auch die konjunktive Normalform nur die Operationen Konjunktion, Disjunktion und Negation benutzt, ist die Menge $O = \{\lor, \land, \neg\}$ eine vollständige Operationenmenge.

Von einer anderen Operation O' kann man zeigen, dass sie vollständig ist, indem man die drei Operationen von O nur mit Hilfe der Operationen aus dieser Menge O' darstellt.

Gatterlogik

DEFINITION: (Logik-)Gatter

Ein Logikgatter ist eine Anordnung zur Realisierung einer booleschen Funktion, die binäre Eingangssignale zu einem binären Ausgangssignal verarbeitet. Die Eingangssignale weerden durch Implementierung logischer Operatoren zu einem einzigen logischen Ergebnis umgewandelt.

1.2.1 Implementierung

Boolesche Funktionen werden mit Hilfe der Gatterlogik implementiert. Das heißt, mehrere elementare Gatter werden zusammengeschaltet, um komplexe Boolesche Funktionen zu berechnen:

Wollsfändige Operationenmengen_

Datenflußsteuerung

Wir können den Fluss von Daten mit sogenannten Steuerleitungen kontrollieren: Wir nehmen an:

- Datensignal d läuft auf einer Datenleitung D
- \bullet Steuersignal c läuft auf einer Steuerleitung <math>C

Nur wenn auf Steuerleitung C eine logische 1 anliegt, soll das Datensignal weitergeleitet werden. Das ist mit einem AND-Gatter einfach zu implementieren: Wir benutzen ein AND-Gatter und verbinden D und C zu einem gemeinsamen Ausgangssignal, an dem dann eine logische 1 anliegt, wenn an Datenleitung D eine 1 anliegt und Steuerleitung C ebenfalls auf 1 steht

1.2.2 Multiplexer (Auswahlschaltung)

01 - 31ff

1.2.3 2-Bit-Dekodierer

Implementierung von Schaltnetzen

DEFINITION:

Durch elektronische Bauteile, speziell (Feldeffekt-)Transistoren, werden spannungsgesteuerte Schalter dargestellt. aus mehreren Schaltern werden dann Gatter zusammengesetzt, die einfache Boolesche Funktionen darstellen. Die Gatter bilden jeweils eine vollständige Operationenmenge.

1.3.1 Elektronische Grundlagen

Schalter

Um Gatter zu implementieren werden Schalter benötigt, die automatisch betätigt werden können. Hierzu gibt es nun mehrere Ansätze:

- Erste Lösung: *Relais*: (elektromechanische/magnetische Schalter) Relativ groß, hoher Stromverbrauch, Mechanisch und deshalb Störungsanfällig
- Bessere Lösung: Vakuumröhren: (Verstärkerröhren) Immernoch groß aber geringerer Stromverbrauch
- Entscheidente Verbesserung: *Transistoren*: (Halbleiterschalter/verstärker) Sehr klein & kleiner Stromverbrauch

Transistoren

Bipolartransistor

(bipolar junction transistor)

- \rightarrow 3 Anschlüsse:
 - Basis (base)
 - Emitter (emitter)
 - lektor (collector)
- \rightarrow strongesteuert

Kleiner Steuerstrom auf der Basis-Emitter-Strecke steuert großen Strom auf Kollektor-Emitter-Strecke.

Feldeffekttransistor

(field effect transistor)

- \rightarrow 3 Anschlüsse:
 - Quelle (source)
 - Senke (drain)
 - Steuerelektrode (gate)
- \rightarrow spannungsgesteuert

Der Widerstand und somit der Strom der Drain-Source-Strecke wird durch die Gate-Source-Spannung gesteuert. Im statischen Fall fasst Stromlos

 \rightarrow Wir beschränken uns im Folgenden auf Feldeffekttransistoren, da diese für Rechnertechnik (und speziell für integrierte Schaltungen) wesentlich wichtiger sind

Feldeffekttransistoren

Transistorschalter

Kapitel 2

Schaltungstechnik II

Minimierung Boolescher Formeln

DEFINITION: Semantische & Syntaktische Äquivalenz

Seien φ und psi Boolesche Formeln, dann gilt:

• Wenn beide Formeln für alle Belegungen den gleichen Wahrheitswert haben, dann sind die Formeln

Semantische äquivalent: $\varphi \equiv \psi$

Wenn φ durch Äquivalenzumformungen in ψ umgeformt werden kann, dann sind die Formeln

Syntaktische äquivalent: $\varphi = \psi$

Für die Syntaktische Äquivalenz ist der Nachweis oft wesentlich kürzer. Ein Abschluss der Äquivalenzprüfung ist allerdings nicht garantiert (kein Weg gefunden $\not \to \varphi \not\equiv \psi$). Für die Semantische Äquivalenz kann der Nachweis sehr aufwendig sein. Zum Falsifizieren wird jedoch lediglich eine Wertkombination benötigt, die nicht equivalent ist.

2.1.1 Äquivalenzumformungen

Die Axiome der Booleschen Algebra erlauben es, alle semantische geltenden Äquivalenten auf syntaktischem Wege abzuleiten, denn es gilt:

Zwei Boolesche Formeln sind **genau dann** semantisch äquivalent, wenn sie syntaktisch äquivalent sind.

2.1.2 Systematische Vereinfachungsverfahren

Das Problem Äquivalenzumformungen ist, dass es keine klare Strategie zur Vereinfachung gibt. Besser wäre ein systematisches Vereinfachungsverfahren.

Karnaugh-Veitch-Diagramme

DEFINITION: Karnaugh-Veitch-Diagramme


Tabellarische Darstellungen Boolescher Funktion (wie Wahrheitstafeln, nur andere Auflistung der Funktionswerte).

- 2^n Felder für n Argumente.
- Anordung, dass ein Übergang zu einem Nachbarfeld den Wert nur genau einer der Variablen ändert (ein sog. Gray-Code)


BEISPIEL: Zwei Variablen	
Ein Gray-Code für zwei Variablen: Anordnung ist bis auf zyklische Vertauschungen und Spiegelungen eindeutig.	00 01 11 10 01 11 10 00 11 10 00 01 10 00 11 10

Sind zwei benachbarte Felder eines Karnaugh-Veitch-Diagramms beide 1, so zeigt dies an, dass eine bestimmte Variable in der ursprünglichen Funktion irrelevant ist. Beim Zusammenfassen von Feldern darf auch der Rand überschritten werden, da sich auch in diesem Fall der Wert nur einer Variable ändert: Wie oben gezeigt können auch mehr als 2 Felder Zusammengefasst werden, jedoch nur, wenn die Felderzahlen Zweierpotenzen sind.


Abbildung 2.1: Beispiel für Karnaugh-Veitch-Diagramms



 Schritt: Finde alle maximalen Zusammenfassungen von Feldern (dürfen überlappen, aber nicht in größeren Zusammenfassungen vorkommen)



2. Schritt: Wähle möglichst wenige Zusammenfassungen, die alle Einsen abdecken



3. Schritt: Sammle die benötigten Ausdrücke:

$$0 = (A \wedge \overline{C})$$

$$\vee (A \wedge B)$$

$$\vee (B \wedge C \wedge \overline{D})$$

		AB						
	1	00 01 11 10						
	00	0	0	1	1			
0	01	0	0	1.	1			
U	11	0	0	0	1			
	10	0	1	1	1			

INFO:

Natürlich kann die Minimierung nicht nur durch Zusammenfassen von Einsen, sondern, unter Rückgriff auf die Dualität der Booleschen Gesetze bzw. die Dualität der disjunktiven und der konjunktiven Normalform, auch durch Zusammenfassen von Nullen durchgeführt werden.

Da das Ergebnis eine Konjunktion von Disjunktionen ist (analog zur konj. Normalform) müssen die Variablenwerte, die die Zusammenfassungen beschreiben negiert werden

Quine-McCuskey-Algorithmus

Eine Minimierung logischer Funktionen mit bis zu sechs Argumenten ist zwar mit erweiterten Karnaugh-Veitch-Diagrammen im Prinzip möglich, aber unhandlich. Ein besserer Weg besteht in der Verwendung eines anderen Verfahrens des Quine-McClunskey-Algorithmus.

- 1. **Schritt:** Bilde die disjunktive (analog auch konmjunktive) Normalform der zu minimierenden Funktion.
- 2. Schritt: Finden der Primimplikanten (Abb. 2.2).

• Vereinige Terme, in denen eine einzelne Variable in dem einen Term als positives, im anderen als negatives Literal auftritt. (Der gleiche Term darf für mehrere Vereinigungen verwendet werden.)

$$(A_1...A_i...A_n) \lor (A_1...\overline{A_i}...A_n) = A_1...A_{i-1}A_{i+1}...A_n \land (A_i \lor \overline{A_i})$$

= $A_1...A_{i-1}A_{i+1}...A_n \land 1$
= $A_1...A_{i-1}A_{i+1}...A_n$

- Wiederhole dies Rekursiv mit den Vereinigungsergebnissen, bis keine weiteren Vereinigungen mehr möglich sind.
- Vernachlässige alle Terme, die mit anderen Vereinigt wurden.
- Übrig bleiben die sogenannten Primimplikanten

Abbildung 2.2: Tabelle zur bestimung von Primimplikanten

1er Implikanten						
1	$\overline{A}B\overline{C}\overline{D}$	0100	×			
2	$A\overline{BCD}$	1000	×			
3	$A\overline{BC}D$	1001	×			
4	$A\overline{B}C\overline{D}$	1010	×			
5	$A\overline{B}CD$	1011	×			
6	$AB\overline{CD}$	1100	X			
7	$ABC\overline{D}$	1110	×			
8	ABCD	1111	×			

Die 1er Implikanten sind die Minterme.

2er Implikanten						
1+6 → 9						
$2+3 \rightarrow 10$						
2+4 → 11	$A\overline{B}\overline{D}$	10-0	×			
2+6 → 12						
$3+5 \rightarrow 13$	$A\overline{B}D$	10-1	×			
$4+5 \rightarrow 14$	$A\overline{B}C$	101-	×			
$4+7 \rightarrow 15$	$AC\overline{D}$	1-10	×			
5+8 → 16	ACD	1-11	×			
$6+7 \rightarrow 17$	$AB\overline{D}$	11-0	×			
7+8 → 18	ABC	111-	×			

4er Implikanten						
10+14,						
11+13→19	$A\overline{B}$	10	P_2			
11+17,						
12+15 →20	$A\overline{D}$	10	P_3			
14+18,						
15+16 →21	AC	1-1-	P_4			

Primimplikanten (unvereinigte Implikanten) sind mit *P_i* bezeichnet.

- 3. Schritt: Aufstellen und Auswerten der Primimplikantentabelle
 - Spalten: Minterme, Zeilen: Primimplikanten
 - Finde wesentliche Primimplikanten (aufsuchen der Spalten mit nur einer Markierung)

Eine systematische Methode für diese Auswahl von Primimplikanten ist **Petricks Algorithmus**

Minterme (Konjunk							n der	disjunk	tiven N	NF)
Pri	mimplik	anten	0100	1000	1001	1010	1011	1100	1110	1111
P_1	-100	*	•					•		
P_2	10	*		•	•	•	•			
P_3	10			•		•		•	•	
P_4	1-1-	*				•	•		•	•

- Abdeckung nur durch einen Primimplikanten \rightarrow wesentlich
- Abdeckung auch durch wesentliche Primimplikanten.


Nicht benötigte Abdeckungen

INFO:

Primimplikanten des Quine-McCluskey-Algorithmus entsprechen Feld-Zusammenfassungen in Karnaugh-Veitch-Diagrammen.

Dementsprechend gibt es auch wesentliche Zusammenfassungen in Karnaugh-Veitch-Diagrammen. (Feldergruppen, die von keiner der anderen Gruppen abgedeckt werden)

Grün entspricht dem 4er Primimplikanten 10– Rot entspricht dem 4er Primimplikanten -110 Blau entspricht dem 2er Primimplikanten -110 Gelb entspricht dem 4er Primimplikanten 1–0



2.1.3 Petricks Algorithmus

Nicht immer decken die wesentlichen Primimplikanten alle Minterme ab. In diesem Fall müssen aus den restlichen Primimplikanten geeignete ausgewählt werden, um die verbleibenden Minterme abzudecken.

1. Schritt: Bilde eine reduzierte Primimplikantentabelle

Diese enthält nur noch die noch <mark>nicht abgedeckten Minterme</mark> und die <mark>nicht wesentlichen Primimplikanten.</mark>

- 2. Schritt: Ordne jedem Primimplikanten eine Auswahlvariable P_i zu.
- 3. Schritt: Bilde für jeden Minterm (Spalte) die Disjunktion der Auswahlvariablen.

 Alle Primimplikanten, die diesen Minterm abdecken werden mit einer Disjunktion verknüpft.
- 4. Schritt: Verknüpfe alle Disjunktionen zu einer Konjunktion C.
- 5. Schritt: Wandle Konjunktion C durch die Distributivgesetze in eine Disjunktion D' um Nun ergibt sich eine Disjunktion aus Konjunktionen, die jeweils alle Minterme abdecken.

$$(P_1 \wedge P_2 \wedge P_3) \vee (P_2 \wedge P_3 \wedge P_4) \vee (P_3 \wedge P_5)$$

6. Schritt: Wähle die Konjunktionen aus D', mit den wenigsten Primimplikanten $P_3 \wedge P_5$

		Minterme (Konjunktionen)								
Prii	mimplikanten	000	001	010	101	110	111			
P_1	00-	•	•							
P_2	0-0	•		•						
P_3	-01		•		•					
P_4	-10			•		•				
P_5	1-1				•		•			
P_6	11-					•	•			

$$(P_1 \lor P_2) (001)$$

 $\land (P_1 \lor P_3) (001)$
 $\land (P_2 \lor P_4) (010)$
 $\land (P_3 \lor P_5) (101)$
 $\land (P_4 \lor P_6) (110)$
 $\land (P_5 \lor P_6) (111)$

Programmierbare Logikarrays

Alle betrachteten Minimierungsergebnisse haben die folgende allgemeine Form:

$$o = (i_1 \wedge \overline{i_2} \wedge \overline{i_3} \wedge ...) \vee (\overline{i_1} \wedge i_2 \wedge \overline{i_3} \wedge ...) \vee (\overline{i_1} \wedge \overline{i_2} \wedge i_3 \wedge ...) \vee ...$$

Alle Boolesche Formeln können in diese Form gebracht werden, denn es handelt sich um eine Disjunktion von Konjunktionen von Literalen (sum of products, SOP)

DEFINITION: Programmierbare Logikarrays

Programmierbare Logikarrays (programmable logic array, PLAs) sind solche Formeln rrealisiert in Hardware".

- Alle Eingaben i_k und ihre Negation $\overline{i_k}$ sind verfügbar
- Die Eingaben werden über AND-Gatter verknüpft
- Die Ausgaben der AND-Gatter werden durch OR-Gatter verknüpft
- Ein PLA wird durch Entfernen von Verbindungen "konfiguriert" (programmiert")

$Gatter implementierung\ von\ Original funktion\ und\ disjunkt.\ Normal form$

Abbildung 2.3: Mehr Gatter, aber standardisierte Struktur





Abbildung 2.4: Weniger Gatter, Struktur abhängig von Funktion




2.2.1 Allgemeine Struktur

Jede Funktion in disjunktiver Normalform kann durch eine Standard-Gatterstruktur dargestellt werden:

- Einem NOT-Gatter (Inverter), sodass für jede Eingabe negiert und unnegiert zur verfügung steht.
- Einem AND-Array, zur Berechnung der Konjunktionen
- Einem OR-Array, zur disjunktiven Verknüpfung der Konjunktionen


2.2.2 Hardware-Implementation

Abbildung 2.5: Originale Darstellung von Schaltungen



Bei Auslieferung sind Logikarrays komplett verbunden (an jedem UND-Gatter liegen alle negierte und unnegierte Eingaben an). Beim programmieren" des Logikarrays werden die rot markierten Verbindungen getrennt

Abbildung 2.6: Vereinfachte Darstellung von Schaltungen



Zur Vereinfachung stellt man nur eine Linie je Gatter dar und markiert die Verbindungen

Für eine elektronische Implementierung (durch Transistoren) sind AND- und OR-Gatter nicht besonders gut geeignet. Besser geeignet sind NAND- und NOR-Gatter (und ggf. NOT-Gatter).

Hardware-Beschreibungssprache

DEFINITION: Hardware-Beschreibungssprache

Eine formale Sprache, mit der Operationen von integrierten Schaltungen und ihr Design beschrieben sowie in Simulationen getestet werden können.

- Spezifieren von dem Verhalten von Bausteinen (Schnittstelle), sowie Implementierung aus Elementargattern.
- Simulator kann Elementargatter (und damit inderekt alle aus diesen zusammengesetzten Bausteine) simulieren
- Simuliertes Verhalten kann automatisch mit Schnittstelle verglichen werden (automatische Fehlerüberprüfung)

2.3.1 Aufbau

Hardware-Beschreibung eines Bauteils durch drei Dateien:

- *.cmp Beschreibung der Schnittstelle durch Ein-/Ausgabetupel
- *.hdl Beschreibung der Implementierung durch Gatterzusammenschaltung
- .tst Befehle zum Durchführen eines Funktionstests

LESEN:

The Elements of Computing Systems: Building a Modern Computer from First Principles Noam Nisan & Shimon Schocken

MIT Press, Cambridge, MA, USA 2008

Bearbeiten: http://www1.idc.ac.il/tecs/projects/01/index.htm 66

Kapitel 3

Binärarithmetik & Ihre Implementierung

Erinnerung: Arithmetik

3.1.1 Zahlensysteme

Im prinzip kann jede beliebige Zahl als Basis eines Zahlensystems gewählt werden. Das in der Rechnertechnik verwendete *Binärsystem* (Basis 2) hat den Vorteil der kleinstmöglichen Zahl an Ziffernzeichen, nämlich nur zwei:

0, 1

Das auch häufig verwendete *Hexadezimalsystem* (Basis 16):

$$0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F$$

3.1.2 Addition und Subtraktion

Addition und Subtraktion kann sehr leicht stellenweise in einem Stellensystem ausgeführt werden.

Einziges Problem ist die Behandlung von *Stellenüberlauf* und *Stellenunterlauf*. In diesen Fällen entsteht ein *Übertrag*.

Diese Rechenschemata sind nicht nur im Dezimalsystem, sondern im Prinzip in jedem Zahlensystem anwendbar.

3.1.3 Multiplikation und Division

Die Multiplikation wird auf eine Summe von Stellenprodukten zurückgeführt.

Hierin besteht das Hauptproblem darin, den richtigen Stellenfaktor zu bestimmen.

Meist wird er geschätzt, anschließend ausprobiert und gegebenenfalls die Schätzung korrigiert.

Abbildung 3.1: Beispiel von Multiplikation

						4	6	7	8	5	3	9	9	
×									9	6	4	3	1	
						4	6	7	8	5	3	9	9	1
+				1	4	0	3	5	6	1	9	7		3
+			1	8	7	1	4	1	5	9	6			4
+		2	8	0	7	1	2	3	9	4				6
+	4	2	1	0	6	8	4	9	1					9
=	4	5	1	1	5	6	2	8	1	0	9	6	9	

Binäre Arithmetik und Implementierung durch Schaltkreise

Die beiden Ziffern des Binärsystems können direkt durch Schalter Implementiert werden (0: offen (falsch), 1: geschlossen (wahr))

Addition

Die Addition ist die einfachste und am häufigsten verwendete Operation in der arithmetischlogischen Einheit, da sie sich direkt in Wahrheitstafeln übersetzen lassen:

An der Addition von zwei Bits mit Wert 1 zeigt, warum wir für den Ein-Bit-Addierer zwei Ausgänge benötigen:

- Die Summe (sum, s)
- Den *Übertrag* (carry, c)

Die bitweise Addition kann offenbar auch durch (Logik-)gatter implementiert werden.

x	y	s	c
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

3.3.1 Halbaddierer

Wegen der möglichkeit eines Übertrags benötigt man für die Addition nicht nur eine Boolesche Funktion, sondern zwei (wobei die zweite den Übetrag bestimmt)

$$c = x \wedge y \ s = (x \wedge \overline{y}) \vee (y \wedge \overline{x})$$

Verknüpfung der beiden Funktionen erlaubt eine Implementierung mit weniger Gattern:

$$s = (x \wedge \overline{(x \wedge y)} \vee (y \wedge \overline{(x \wedge y)}))$$
(Ableitbar über Axiome)

Durch weiteres Ausnutzen der Booleschen Gesetze zur Vereinfachung und durch Nutzung anderer, zusammengesetzter Gatter ergibt sich dann eine deutlich kleinere Schaltung:

$$s = (x \wedge \overline{y}) \vee (\overline{x} \wedge y)$$
$$= x \oplus y$$

Abbildung 3.2: Halbaddierer




Abbildung 3.3: Halbaddierer mit weniger Gattern





Abbildung 3.4: Optimierter Halbaddierer



3.3.2 Volladdierer

Um Addition nicht nur für ein Bit, sondern für n Bits, $n \geq 2$, zu implementieren, braucht man einen

Addierer mit drei Eingängen:

Ein Volladdierer berücksichtigt der Übertrag einer vorangehenden Addition


		7		
x	y	c_{in}	s	c_{out}
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1
1	1	1	1	1

Ein Volladdierer berechnet die Funktion

$$s = (x+y) + x_{in}$$

Aus diesem Grund wird er am einfachsten aus zwei Halbaddierern zusammengesetzt (mit $z = x_{in}$)

Abbildung 3.5: Volladdierer



3.3.3 n-Bit-Addierer

n-Bit-Übertragungskette-Addierer

DEFINITION: Übertragungskette-Addierer

In einem n-Bit-Übertragungskette-Addierer wird mithilfe von n Volladdierern Addition durchgeführt


ein n-Bit-Übertr.kette-Addierer (carry ripple adder) für C=A+B kann leicht aus n Volladdierern zusammengesetzt werden

Probleme:

- Übertrag breitet sich wellenartig durch die Addiererkette aus
- Volladdierer add_k kann erst anfangen, wenn add_{k-1} seine Berechnung abgeschlossen hat

L>Fehlende Parallelität

Abbildung 3.6: Übertragzungskette-Addierer



$n\hbox{-Bit-}\ddot{\textbf{U}}\textbf{bertrags}\textbf{auswahl-}\textbf{Addierer}$


DEFINITION: Übertragsauswahl-Addierer

In einem n-Bit-Übertragsauswahl-Addierer werden die Summen des unteren Halbwortes (Bits 0 bis $\frac{n}{2}-1$) und des oberen Halbwortes (Bits $\frac{n}{2}-1$ bis n) parallel berechnet. Dadurch umgeht man die Problematik des wellenartigen Übertrags.

Da der Wert des Übertrags aus dem unteren Halbwort noch nicht bekannt ist, wenn die Summenbildung für das obere Halbwort beginnt, wird diese Summe zweimal, in getrennten Schaltungen berechnet:

- Schaltung 1: $c_{in} = 0$
- Schaltung 2: $c_{in} = 1$

Wenn der Übertrag des unteren Halbworts berechnet ist, wird er über einen Multiplexer zur Auswahl des richtigen oberen Halbworts benutzt



INFO:

Bei längeren Binärzahlen wird das Prinzip des Übertragungsauswahl-Addierers rekusiv angewandt (d.h., die Halbwörter werden ihrerseits zerlegt)

3.3.4 Darstellung negativer Zahlen

Betrag & Vorzeichen

Höchstwertiges Bit gibt Vorzeichen an Problem: Zahlen sollten

gleiche Stellenzahl aufweisen

Einerkomplement

Negation durch Inversion der Zahl

<u>Problem</u>: <u>Übertrag</u>, Zwei Darstellungen für <u>Null</u>

Zweierkomplement

Negation durch Inversion und Addition von 1


n-Bit-Addierer & -Subtrahierer im Zweierkomplement

DEFINITION: Addierer & Subtrahierer im 2er-Komplement

n-Bit-Subtrahierer bestehen aus eine, n-Bit-Addierer und Gattern, die die Negationsregel implementieren.

Idee:
$$A - B = A + (-B)$$

Abbildung 3.8: Beispiel eines n-Bit-Subtrahierers



Multiplikation

3.4.1 Multiplikation mit Potenzen der Basis

Multiplikation mit einer Potenz der Basis b des Zahlensystems ist einfach: Eine Multiplikation b^k verschiebt die Ziffern um k Stellen nach links. Die freiwerdenden niederwertigen Stellen werden auf 0 gesetzt.

$$[d_{n-1}...d_0] \cdot b^k = [d_{n-1}...d_0 \ 0_1...0_k]_b$$

$$482_{10} \cdot 10^2 = 48200_{10}$$

$$10101_2 \cdot 2^3 = 10101000_2$$

Division durch eine Potenz der Basis b ist analog zur Multiplikation:

Eine Division durch b^k verschiebt die Ziffern um k Stellen nach rechts. Dies liefert allerdings nur den ganzzahligen Teil der Division

$$[d_{n-1}...d_0] \div b^k = [d_{n-1}...d_k]_b$$

$$482_{10} \div 10^2 = 4_{10}$$

$$10101_2 \div 2^3 = 10_2$$

Der Rest einer Division (modulo) durch b^k sind die letzten k Stellen der Zahl:

$$[d_{n-1}...d_0] \mod b^k = [d_{k-1}...d_0]_b$$

$$482_{10} \mod 10^2 = 82_{10}$$

$$10101_2 \mod 2^3 = 101_2$$

INFO:

Man beachte, dass die Division durch b1k äquivalent zur Multiplikation mit b^{-k} ist.

3.4.2 Standardalgorithmus


Für die allgemeine binäre Multiplikation wird der Grundschulalgorithmus des Addierens von Stellenprodukten im Binärsystem angewandt. Die Stellenprodukte werden durch Bit-Schieben berechnet

Ist die k-te Stelle des Factors A eins $(A_k = 1)$, so wird der Factor B, multipliziert mit dem Stellenwert 2^k auf das Ergebnis aufaddiert.

Die Multiplikation mit 2^k wird durch Bit-Schieben erreicht.


Somit wird Faktor A in eine Summe von Zweierpotenzen zerlegt:

$$A_2 = a_3 \cdot 2^3 + a_2 \cdot 2^2 + a_1 \cdot 2^1 + a_0 \cdot 2^0$$



Beachte: Allgemein liefert die Multiplikation zweier n-Bit-Uahlen ein 2n-Bit-Ergebnis

Abbildung 3.9: Standardalgorithmus



3.4.3 Negative Zahlen

Um mit den Standardalgorithmus auch Negative Zahlen multiplizieren zu können, müssen die Faktoren auf 8-Bit erweitert werden (aktuell 4-Bit).

Um eine im Zweierkomplement interpretierte Zahl von n auf m Bit (m > n) zu erweitern, müssen höherwertige Stellen passend aufgefüllt werden:

Die neuen m-n Stellen bekommen den Wert des Vorzeichenbits:

$$-4_{10} = [1 \ 011]_{2k} = [1111 \ 1011]_{2k} = -5_{10}$$

$$[a_{n-1}a_{n-2}a_{n-3}a_{n-4}]_{2k} = [a_{n-1}a_{n-1}a_{n-1}a_{n-1} \ a_{n-1}...a_{n-4}]_{2k}$$

Leider reicht die Stellenerweiterung alleine nicht immer aus, faher ist es angebracht eine andere Methode zu suchen, die mit negativen Zahlen besser umgehen kann: Booths Algorithmus

3.4.4 Booths Algorithmus

DEFINITION: Booths Algorithmus

Die Kernidee von Booths Algorithmus ist es, den ersten Faktor im Produkt $a \cdot b$ in der Form:

$$a = (a_1 - a_2) + (a_3 - a_4) + \dots + (a_{k-1} - a_k)$$

zu zerlegen, so dass die Multiplikation $a \cdot b$ zu:

$$a \cdot b = a_1b - a_2b + a_3b - a_4b + \dots + a_{k-1}b - a_kb$$


Dies ist nützlich, da eine Differenz von Zweierpotenzen einer Binärzahl mit genau einer Kette von Einsen entspricht. Dementsprechend benötigt der Algorithmus nur so viele Additionen, wie es Wechsel zwischen 1 und 0 (und umgekehrt 0 und 1) im Faktor A gibt.

$$7_{10} = 00000111_2 = 1000_2 - 0001_2 = 2_{10}^3 - 2_{10}^0$$

	0	0	0	0	0	1	1	1		$(+7)_{10}$ B	
×	1	1	1	1	1	0	1	1		$(-5)_{10}$ A	
+	0	0	0	0	0	1	0	1	1	$(5)_{10} -2^{\underline{0}} \cdot B$	
+	0	0	0	0	0	0	0	0	1	$(0)_{10}$	
+	0	0		0	0	0	0	0	1	$(0)_{10}$	
+	1	1	0	1	1	0	0	0	1	$(-40)_{10}/(2^{3} \cdot B)$	
=	1	1	0	1	1	1	0	1		$(-35)_{10}$ $2^3 \cdot B - 2^0 \cdot B$	3
XX 7:	l	1						-	Hellen	h (3) K	

Wir haben hier 7_{10} in $7_{10} = 8_{10} - 1_{10} = 2_{10}^3 - 2_{10}^0 = 1000_2 - 0001_2$ zerlegt

Abbildung 3.10: Booths Algorithmus



<u>Negativer erster Faktor</u>: Im Fall, dass der erste Faktor negativ ist, es also eine 1 als Vorzeichen gibt, dann können die führenden einsen ignoriert werden:

$$\begin{aligned} &1111^{\prime}1011_{2} = 11111111_{2} + (10000000_{2} - 1000_{2}) + (0100_{2} - 0001_{2}) \\ &= -2_{10}^{7} & + (2_{10}^{7} - 2_{10}^{3}) & + (2_{10}^{2} - 2_{10}^{0}) \\ &= -2_{10}^{7} & + (2_{10}^{7} - 2_{10}^{3}) & + (2_{10}^{2} - 2_{10}^{0}) \\ &= & -2_{10}^{3} & + 2_{10}^{2} - 2_{10}^{0} \end{aligned}$$

Die Arithmetisch-Logische-Einheit (Arithmetic Logical Unit. ALU)


3.5.1 Die ALU in der Hack-Architektur

Die Eingaben zx, nx, ny, f und no kodieren die auszuführende Operation:

- zx Setze Eingabe x = 0
- zy Setze Eingabe y = 0
- nx Bilde Einerkomplement der Eingabe x
- ny $\,$ Bilde Einerkomplement der Eingabe y
- f Wählt Operation: Addition / bitweises Und
- no Bilde Einerkomplement der Ausgabe out
- zr Zero Flag $(zr = 1 \rightarrow out = 0)$
- ng Negative Flag $(ng = 1 \rightarrow out < 0)$

Über-/Unterlauf wird ignoriert

Abbildung 3.11: ALU - Hack (16 Bit)



Durch die 6 Steuerbits (Abb. 3.11) kann im Prinzip zwischen $2^6=62$ Wahrheitstafeln ausgewählt werden, von diesen sind allerdings nur 18 relevant.

DEFINITION:

Die Steuerbits dienen als Eingaben für Steuergatter, die zugeordneten Operationen bewirken.

Diese Steuergatter können, wie in Abb. 3.12 die Eingabe oder, wie im Fall von no die Ausgabe verändern.

Abbildung 3.12: CAPTION




Tabelle 3.1: Funktionen der ALU auf der Hack-Plattform

Voreinstellung für Eingabe x		Voreinstellung für Eingabe y		Einstellung für Addition (+) und	Einstellung für <mark>Output</mark>	ALU Output	* Zex- komplement
*		*		bitw. Und (&)	*		1. 1
zx	nx	$\begin{array}{ c c c c c c c c c c c c c c c c c c c$		f	no	out	Komplement
zx	nx	zy	ny		no		·
↓	\			$f \to out = x + y$		f(x,y)	
x = 0	x = -x	y = 0	y = -y	$ \overline{f} \rightarrow out = x \& y $	out = -out		
1	0	1	0	1	0	0	
1	1	1	1	1	1	1	
1	1	1	0	1	0	-1	
0	0	1	1	0	0	x	
1	1	0	0	0	0	y	
0	0	1	1	0	1	x	
1	1	0	0	0	1	y	
0	0	1	1	1	1	-x	
1	1	0	0	1	1	-y	
0	1	1	1	1	1	x+1	
1	1	0	1	1	1	y+1	
0	0	1	1	1	0	x-1	
1	1	0	0	1	0	y-1	
0	0	0	0	1	0	x+y	
0	1	0	0	1	1	x-y	
0	0	0	1	1	1	y-x	
0	0	0	0	0	0	x & y	
0	1	0	1	0	1	$x \mid y$	

3.5.2 Einbindung der ALU in den Prozessor der Hack-Architektur


Kapitel 4

Sequentielle Logik

Sequentielle Logik

4.1.1 Logikschaltungen: Kombinatorische & Sequentielle Logik







Implementierung: Schaltnetze

- Einfaches Berechnen von Ein- & Ausgaben
- Keine Informationsspeicherung
- Zustandslosigkeit
- verzögerungsfreie Berechnung

Implementierung: Schaltwerke


- Rückkopplung von Ausgaben auf Eingaben
- Explizite Informationsspeicherung
- Unterscheidung von Zuständen
- Gatterlaufzeiten explizit berücksichtigt





4.1.2 Prinzip der Rückkopplung

DEFINITION: Rückkopplung



Durch Rückkopplung werden Ausgaben als Eingabesignal verwendet. Hierdurch kann ein (Ausgabe-) Zustand festgehalten werden, bis ein Ergeignis ihn wieder ändert.

Probleme der Rückkopplung Durch Rückkopplung kann es zu (unerwünschten) *Schwingungen* kommen. Diese sind ein Beispiel für *Signallaufzeitprobleme*, die durch Rückkopplungen auftreten können).

Ein weiteres Beispiel sind sogenannte Wettlaufsituationen (Race Conditions), die auftreten, wenn sich zwei Signale auf zwei oder mehr Wegen ausbreiten, und die Ausgabe davon abhängen kann, welches Signal schneller weitergegeben wird

Signallaufzeitprobleme lassen sich am leichtesten durch ein zentral erzeugtes <u>Taktsignal</u> vermeiden, das bestimmt, wann Eingaben übernommen werden.

4.1.3 Asynchrone und synchrone Schaltwerke

Asynchrone Schaltwerke

- Direkte Steuerung durch Änderung der Eingangssignale
- Wann und ob ein stabiler Zustand erreicht wird von Gatterlaufzeit abhängig
- Oft komplizierter, aufwendiger Entwurf
- Sehr schnelle Schaltwerke möglich

Synchrone Schaltwerke

- Steuerung durch Taktsignal
- Eingangssignale nur zu von Takt festgelegten Zeitpunkten übernommen
- Meist einfacher, systematischer Entwurf.
- Langsamstes Bauteil bestimmt maximal mögliche Taktfrequenz

4.1.4 Taktsignal (Clock Signal)

DEFINITION:

Ein *Taktsignal* (Clock Signal) wird meist durch einen *Quarzoszillator* erzeugt. Durch elektromagnetische Resonanz eines pezoelektrischen Quarzkristalls (Schwingquarz) entsteht ein Taktsignal mit fester Frequenz.

Taktzyklus / -periode (Cycle / Period) T:

Zeit zwischen steigenden/fallenden Flanke und der nächsten

Taktfrequenz (Frequency) f:

Reziprokwert der Taktperiode T


Taktbreite (Width) :

Die Zeit zwischen einer steigenden und fallenden Flanke (kann aber muss nicht die Hälfte der Taktperiode sein)

Taktpegel / Taktzustand :

1-Pegel (Versorgungsspannung, high) und 0-Pegel (Masse, low) - Unterscheidung der Phasen im Taktzyklus

Abbildung 4.1: Idealisierend: Taktsignal als Folge von Rechteckimpulsen



INFO:

- Oft ist die Reihenfolge von Berechnungen wichtig (manche können parallel, andere müssen strikt sequentiell abgearbeitet werden)
 - \rightarrow Das Taktsignal gilt als Zeitgeberfür solche Berechnungen.
- Typische Taktfrequenzen liegen im zwischen einigen KiloHertz (kHz) und einigen GigaHertz (GHz)
- Manchmal werden asymmetrische Taktsignale benötigt, die durch Verzögerung (delay) und logische Und-Verknüpfung mit dem Original erzeugt werden

Abbildung 4.2: Erzeugung eines verzögerten Taktsignals





Abbildung 4.3: Asym. Taktsignal durch Und-Verknüpfung




Bistabile Kippstufen

DEFINITION:

Eine bistabile Kippstufe, auch bistabiles Kippglied oder Riegel, ist eine rückgekoppelte Schaltung aus zwei NOR- oder zwei NAND-Gattern mit zwei Ein- und Ausgängen (auch speziell SR-Riegel genannt), die zwei Stabile (daher bistabile) und einen metastabilen Zusstand hat.

Oft wird einfach (aber ungenau) von FlipFlop gesprochen

Abbildung 4.4: Übersicht: Bistabile Kippstufen



4.2.1 Implementierung mit Gattern

Abbildung 4.5: Riegel aus NOR-Gattern




Abbildung 4.6: Riegel aus NAND-Gattern





Abbildung 4.7: Zusammenfassung aller Zustände bistabiler Kippstufen




4.2.2 SR-Riegel

Stabile Zustände

Wenn die Eingabe des Riegels S=R=0 (bzw. $\overline{S}=\overline{R}=1$ im NAND-Gatter) ist, bleibt der Riegel stabil 0 oder 1:

Abbildung 4.8: NOR-Riegel mit S = R = 0

Abbildung 4.9: NAND-Riegel mit $\overline{S} = \overline{R} = 1$




Die Eingabe kann somit als Speicherzustand interpretiert werden, in dem die Kippstufe ihren Zustand beibehält

Setzen & Rücksetzen (set & reset)

Die Eingabe Die Eingabe
$$S = 1, R = 0 \text{ (NAND: } \overline{S} = 0, \ \overline{R} = 1)$$
 kann als Setzen (set) interpretiert werden kann als Rücksetzen (reset) interpretiert werden werden

Abbildung 4.10: NOR-Riegel








Abbildung 4.11: NAND-Riegel





Diese Zustände bleiben erhalten, wenn die Eingaben auf S=R=0 (NAND: $\overline{S}=\overline{R}=1$) wechseln.

Inkonsistenter (metastabiler) Zustand

Die Eingaben S = R = 1 (NAND: $\overline{S} = \overline{R} = 0$) führen zu einem inkonsistenten Zustand, da in diesem Fall $Q = \overline{Q} = 0$ (NAND: $Q = \overline{Q} = 1$) gilt, also die Ausgänge nicht komplementär sind, ausserdem der Übergang in den Speicherzustand $S = \overline{R} = 0$ (NAND: $\overline{A} = \overline{\overline{R}} = 1$) undefiniert ist.

Abbildung 4.12: NOR-Riegel





Abbildung 4.13: NAND-Riegel



Dieser Zustand wird <u>metastabil</u> genannt, da der Speicherzustand undefiniert wird. Die Kippstufe bleibt in diesem Zustand, bis eine Eingabe die Oberhand gewinnt und sie in den zugehörigen Zustand bringt.


INFO:


Bistabile Kippstufen können durch ihre beiden stabilen Zustände ein Bit speichern, aber der metastabile Zustand ist problematisch.

BEISPIEL: Anwendung - Prellfreier Schalter/Taster

Bei elektromagnetischen Schaltern kommt es durch mechanische Störeffekte oft zu einem sogenannten Prellen des Schalters. Statt eines sofortigen Schaltensch, kommt es kurzzeitig zu mehrfachem.

Wird an die Schalterkontakte eine bistabile Kippstufe angeschlossen, so wird das Prellen unterdrückt, da ein mehrfaches Eingangssignal nur einmalig zu einer Zustandsänderung führt.





4.2.3 Direkt gesteuerte FlipFlops (Riegel)


Durch vorgeschaltete Zusatzgitter kann die problematische Eingabe S=R=1 bzw. $\overline{S}=\overline{R}=0$ ausgeschlossen werden.


D-Riegel (D latch)

- Stellt sicher, dass $R = \neg S$
- Vorteil: Schließt problematische Eingaben aus
- Nachteil: S = R = 0 geht ebenfalls verloren

E-Riegel (E latch)

- Stellt sicher, dass $R = \neg S$
- Vorteil: Schließt problematische Eingaben aus
- Nachteil: S = R = 0 geht ebenfalls verloren
- Man beachte, dass die NAND-Form keine negierten Eingaben mehr hat!





4.2.4 Taktpegelsteuerung

Durch anlegen eines Taktsignals, können Riegel ihre Eingaben bedingt sperren, so dass nur bei 1-Taktpegel Eingaben übernommen werden.

- Sperrt Eingaben bedingt, so dass S = R = 1 im Sperrzustand keinen Schaden mehr anrichten kann
- Man beachte, dass die NAND-Form keine negierten Eingaben mehr hat!

Zusätzliches Sicherstellen von $R = \neg S$ ergibt den sperrbaren D-Riegel:

Abbildung 4.16: Sperrbarer D-Riegel





Abbildung 4.17: Sperrbarer SR-Riegel




4.2.5 Taktpegelsteuerung mit Rückkopplung


Durch eine Rückkopplung der Ausgaben des SR-Riegels auf die Sperrgatter lässt sich erreichen, dass die Eingabe S=R=1 eine neue Funktion erhält:

Das Umkehren (toggle) des bestehenden Speicherzustands

T-Riegel (T latch)



JK-Riegel (JK latch)



BEISPIEL: Laufzeitprobleme (Schwingungen)

Man beach te aber: Das durch die Eingabe S=R=1 bewirkte Umkehren führt zu Laufzeitproblemen (Schwingungen), da sich kein stabiler Zustand einstellt

4.2.6 Taktflankensteuerung

Problem der Taktpegelsteuerung ist, dass die Eingaben während der gesamten 1-Phase des Taktes eine Wirkung auf den Zustand des Riegels ausüben.

Besser wäre eine Übernahme der Eingaben an der steigenden Flanke: Die Taktflankensteuerung

DEFINITION: Taktflankensteuerung

Taktflankensteuerung löst das Problem der Taktpegelsteuerung, bei dem die Eingaben während der gesamten 1-Phase des Taktes eine Wirkung auf den Zustand des Riegels ausüben.

Bei Taktflankensteuerung spricht man nicht mehr von Riegel (dieser ist direkt oder taktpegelgesteuert), sondern von FlipFlop

Durch die Nutzung von NOT-Gattern (Invertern) können Signale verzögert werden (Verzögerungsglieder).

Verbindet man diese mit einem AND-Gatter, bilden sie ein *Impulsglied*Dadurch wird aus einer Taktflanke ein kur-

zer *Taktimpuls* erzeugt

Abbildung 4.18: Schaltung zur Erzeugung eines Taktimpulses



Zur Implementierung der Taktflankensteuerung schaltet man eine Schaltung (wie oben) vor den Eingang für das Taktsignal.

Abbildung 4.19: D-FlipFlop (D-Riegel mit Taktflankensteuerung)





Abbildung 4.20: JK-FlipFlop (JK-Riegel mit Taktflankensteuerung)



INFO: Taktflankensteuerung & Laufzeitprobleme

Taktflankensteuerung mindert Laufzeitprobleme und macht Schaltungen robuster, da Gatterlaufzeiten von den Umgebungsbedingungen abhängen können, kann es aber dennoch zu Laufzeitproblemen kommen.

4.2.7 Master-Slave-Prinzip

Gerade hintereinandergeschaltete FlipFlops können noch zu Problemen führen, wenn eine vorangehende Stufe schon ihre Ausgaben ändert, bevor die nachfolgende Stufe die Eingabeauswertung abgeschaltet hat. (Gatterlaufzeiten!)

DEFINITION:

Beim *Master-Slace-Prinzip* werden zwei Riegel hintereinandergeschaltet. Der erste (vordere) Riegel (Master) wertet seine Eingaben während des 1-Taktpegels, der zweite (hintere) Riegel (Slave) wertet seine Eingaben während des 0-Taktpegels aus.

Während der eine Riegel seine Ausgaben auswertet, sind die Ausgaben des jeweils anderen stabil, da jeweils nur einer der Riegel aktiv ist.

So kann man (fast) alle Laufzeitprobleme vermeiden

Implementiert wird das Prinzp mit Zweipegelsteuerung. Hierbei bekommt der Slave-riegel ein Taktsignal, das gegenüber dem Master-Riegel invertiert ist.

4.2.8 Schaltzeichen


Da Riegel und Flipflops sehr häufig verwendete Schaltungsbausteine sind, werden sie durch eigene Schaltzeichen dargestellt.

Diese Schaltzeichen sind einfache Rechtecke:

Ein- und Ausgänge:

- Eingänge links (z.B.: S, D, J)
- Ausgänge rechts (z.B.: R, K)
- Setzen-Eingange oben, Rücksetzen-Eingang unteren
- Ausgang Q oben, \overline{Q} unten.
- Negationszeichen am Ausgang \overline{Q}
- Setzen- und Rücksetzen-Eingänge: 1 links der Bezeichnung versehen (z.B.: 1S, 1R, 1D, 1J, 1K)


Abbildung 4.21: Schaltzeichen - SR-Riegel



Gated- / Clock-Eingänge:

- Gated (G) und Clock (C) Eingänge: links in der Mitte
- Eingänge, die Setzten-/Rücksetzen-Eingänge modifizieren: 1 links der Bezeichnung (z.B.: G1, C1)
- Negationsblase: Takteingänge mit reagieren auf 0-Taktpegel, ohne auf 1-Taktpegel (Flipflops: fallende, ohne steigende Flanke)
- weißes Dreieck an einem Takteingang: Taktflankensteuerung
- Winkel an Ausgang: Master-Slave-Flipflops

Abbildung 4.22: Riegel mit Gate & Clock & Master-Slave



4.2.9 Schaltverhalten

Register, Zähler und Speicher

4.3.1 Schieberegister und Zähler

DEFINITION:

Schieberegister können durch Verkettung von D-Flipflops erstellt werden. Mit jedem Taktzyklus wird der Speicherinhalt der Flipsflops um ein Flipsflop weitergeschoben. Schieberegister haben eine feste Anzahl von Speicherplätzen (Anzahl der Flipflops) und arbeiten nach dem FIFO-Prinzip.

Abbildung 4.23: 4-Bit seriell zu parallel





Abbildung 4.24: 4-Bit parallel zu seriell



Schieberegister können auch zur Wandlung eines seriellen Datenstroms in einen parallelen (4.23) oder eines parallelen Datenstroms in einen seriellen (4.24) benutzt werden.

Einfache Rückgekoppelte Schieberegister: Ringzähler

Abbildung 4.25: Einf. 4-Bit-Ringzähler





Abbildung 4.26: 4-Bit-Johnson-Ringzähler



Linear Rückgekoppelte Schieberegister: Ringzähler

Abbildung 4.27: Linear Rückgekoppeltes Schieberegister (LFSR)




Abbildung 4.28: Linear Rückgekoppeltes Schieberegister (LFSR)



Durch komplizierte Rückkopplungen, die nicht nur vom letzten Flipflop, sondern auch von dazwischenliegenden rückkoppeln (Verknüpfung der Rückkopplungen über exklusives Oder) kann man komplizierte Bitfolgen erzeugen

Solche linear rückgekoppelten Schieberegister werden vereinfacht wie Abb. 4.28 dargestellt

Abbildung 4.29: Linear Rückgekoppeltes Schieberegister



Das LFSR in Abb. 4.29 hat Rückkopplungen von den Positionen 10, 12, 13 und 15. Solche Schieberegister werden z.B. zur Erzeugung von Pseudozufallszahlen oder zur Zyklischen Redundanzprüfung verwendet

Zähler

Steuerbare Zähler

4.3.2 Speicherzellen und Programmzähler


Speicherzellen & -register

Programmzähler

Hardware-Simulation der sequentiellen Logik

4.4.1 Hack-Architektur

Abbildung 4.30: Hack-Prozessor



TODO Sequentielle Logik p61

Kapitel 5

Rechnerarchitektur

Speicherprogrammierung

5.1.1 Festverdrahtete "Prozessoren"


DEFINITION:

Im Gegensatz zu frei programmierbaren Prozessoren sind in festverdrahteten Prozessoren die Bewegungen des Befehlszählers festgelegt (durch Schaltkreise bestimmt). Da dies nur dann akzeptable ist, wenn der Prozessor nur eine einzelne festgelegte Aufgabe zu erfüllen hat, ist das in einfachen Automaten (z.B.: Waschmaschinen) der Fall. Diese durchlaufen eine feste Abfolge von Zuständen, in denen festgelegte Aktionen ausgeführt werden.

Verzweigungen sind zwar Prinzipiell möglich, aber unveränderbar (festes Programm)

Ein gutes Beispiel für festverdrahtete Prozessoren sind Waschmaschinen:

Abbildung 5.1: Zustandsdiagramm einer Waschmaschine




Der Prozessor kann die Waschmaschine anhand gegebener Anweisungen steuern.

- FILL \rightarrow Ventil AUF Heizung AUS
- \bullet HEAT \rightarrow Ventil ZU Heizung AN

Er besitzt z.B. Nockenscheiben, die sich mit einer gewissen frequenz drehen und dabei Mikroschalter betätigen.

Ein Schaltnetz implementiert dann die dekodierung der Ausgabe, die von den Mikroschaltern gesteuert wird.

Abbildung 5.2: Schaltung einer Waschmaschine



DEFINITION: Ablaufsteuerung

Die hier gezeigte Schaltung heißt *Ablaufsteuerung*. Sie läuft schrittweise ab, wobei von einem Schritt auf den nächsten gemäß vorgegebener Übertragungsbedingungen weitergeschaltet wird.

Gegenüber Rechnern mit freier Programmierbarkeit sind Ablaufschaltungen meist eingeschränkt, oft sogar festverdrahtet.

5.1.2 Konzept der Speicherprogrammierung

DEFINITION:

Für eine freie Programmierbarkeit von Automaten oder Rechnern ist das Konzept der Speicherprogrammierung entscheident:

- Anweisungen werden nicht festverdrahtet, sondern als kodierte Befehle in einem Speicher abgelegt.
- Programme sind dadurch prinzipiell austauschbar und speicherprogrammierbare Rechner folglich nicht auf eine bestimmte Aufgabe begrenzt
- Dies ermöglicht universelle Rechenmaschinen


INFO:

Speicherprogrammierung wurde entscheident von John von Neumann (1945) geprägt, der Ideen von Alan Ruting (1936) weiterentwickelte, welcher wiederum mathematische Ideen von Kurt Gödel (1930) aufgegriffen hatte

Ausführen einer Anweisung erfordert einen oder mehrere der folgenden Teilschritte:

- Arithmetisch-Logische Einheit (ALU) berechnet eine funktion f(registers)
- Ausgabe der ALU wird in ein Register geschrieben
- Nächste auszuführende Anweisung muss bestimmt werden (Bei Verzweigungsbefehl u.U. nicht die im Speicher folgende)

Abbildung 5.3: Speicherprogrammierung




5.1.3 Befehlsaufruf, -dekodierung und -ausführung

Im Konzept der Speicherprogrammierung besteht das Ausführen eines Befehls aus folgenden drei Schritten:

- Befehlsabruf (fetch)
- Befehlsdekodierung (decode)
- Befehlsausführung (execute)

Das ist der Fetch-Decode-Execute Cycle (Abb. 5.4), der zur Programmausführung immer wieder durchlaufen wird.

Abbildung 5.4: Fetch-Decode-Execute Cycle



Fetch Übertragen des nächsten auszuführenden Befehls in die Steuereinheit des Prozessors

Decode Dekodieren des befehls durch die Steuereinheit des Prozessors

Execute Anweisung an ALU, die im Programmbefehl kodierte Berechnung f auszuführen

Load, Store Berechnung kann das Laden und Ablegen von Berechnungsergebnissen in den Datenspeicher erfordern

5.1.4 Rechnerarchitekturen (Harvard & von Neumann)

Bei der Harvard-Architektur (Abb. 5.5) liegen Programm und Daten in zwei verschiedenen Speichern, während sie bei der von-Neumann-Architektur (Abb. 5.6) in einem einzigen liegen

Abbildung 5.5: Harvard Architektur





Abbildung 5.6: von Neumann Architektur



Die Hack-Plattform

5.2.1 Überblick: Hack-Rechner

Rahmendaten

- 16-Bit Harvard-Architektur
- Befehls- & Datenspeicher physisch getrennt
- 512×256 Pixel Bildschirm, Standardtastatur
- führt Hack-Maschinensprache aus

Hauptbestandteile

- Prozessor (Central Processing Unit, CPU)
- Befehlsspeicher (32 kB Read Only Memory, ROM)
- Datenspeicher (16 kB Random Access Memory, RAM)
- "Computer" (übergeordnete Einheit)
- 5.2.2 Befehls- und Datenspeicher (ROM32K & RAM16K)
- 5.2.3 Gesamtsystem
- 5.2.4 Bildschirm & Bildschirmspeicher
- 5.2.5 Tastatur
- 5.2.6 hauptspeicherorganisation
- 5.2.7 Prozessor (Central Processing Unit, CPU)
- 5.2.8 Gesamtsystem (Computer On A Chip)
- 5.2.9 TastaRechnerarchitektur Realer Computer

Kapitel 6

Maschinensprache und Assembler

Die Hack-Maschinensprache

6.1.1 Einführung in die Maschinensprache

DEFINITION: Maschinensprache

Maschinensprache kann von Rechnern direkt ausgeführt werden und ist deshalb auch abhängig von der Hardware-Plattform, welche ihre Semantik realisiert.

Auch besteht die Maschinensprache nicht mehr aus Symbolen, sondern aus Binärzahlen, weshalb sie von Menschen nur mit großen Schwierigkeiten zu lesen ist




Abbildung 6.1: Semantik der Maschinensprache

Da die Hardware-Plattform für die Realisierung der Semantik zuständig ist, sollte diese in der Lage sein,

- die Befehle zu interpretieren (gemäß Semantik Abb. 6.1)
- und auszuführen (Operationen durchführen)

Anweisungen

Die Hack-Maschinensprache besteht nur aus zwei Arten von Anweisungen:


A-Anweisungen (address)

- address instructions
- A instructions

C-Anweisungen (compute)

- compute instructions
- C instructions


Abbildung 6.2: Anweisung



Das 15-te Bit (Abb. 6.2, rot markiert) bestimmt die Art der Anweisung: Eine 0 steht für Anweisung, während eine 1 für C-Anweisung steht.

6.1.2 A-Anweisungen (Address Instructions)

Abbildung 6.3: A-Anweisung




Eine A-Anweisung lädt einen (konstanten) 15-Bit-Wert in das A-Register. Dieser Wert kann später verwendet werden als:

- Datenspeicheraddresse
- neuer Wert des Befehlszählers
- Wert der in eine Berechnung der ALU eingeht


Das oberste Bit der A-Anweisung beeinflusst den Multiplexer vor dem A-Register und das Steuerbit des A-Registers

Abbildung 6.4: Hack-CPU



6.1.3 C-Anweisungen (Compute Instructions)

Abbildung 6.5: A-Anweisung



Die C-Anweisung führt eine Berechnung mit Hilfe der Arithmetisch-Logischen Einheit (ALU) durch:

- Die auszuführende Berechnung (computation, comp) ist in den Bits m, zx, nx, zy, ny, f und no kodiert.
 - \rightarrow ALU-Steuerbits
- Die Bits d_2 , d_1 und d_0 (destination, dest) bestimmen den Speicherort des Ergebnisses
 - \rightarrow Wählt zwischen D-Register, A-Register, und Memory[A] (= durch A-Register addresssierte Speicherzelle) (bzw. Kombination)
- Die Bits j_2 , j_1 und j_0 (jump) bestimmen, ob und unter welchen Bedingungen gesprungen (verzweigt) werden soll
 - \rightarrow Wählt zwischen out = 0, out < 0, out > 0 (bzw Kombination, wie $out \le 0$)

Man beachte, dass das höchstwertige Bit einer C-Anweisung (Abb. 6.5) nun den Wert 1 (für C-Anweisung) hat.

Abbildung 6.6: Destination

d_2	d_1	\mathbf{d}_0	Mnemonic	Speicherziel
0	0	0	_	Wert wird nicht gespeichert.
0	0	1	M	Memory [A]
0	1	0	D	D-Register
0	1	1	MD	Memory [A] und D-Register
1	0	0	A	A-Register
1	0	1	AM	Memory [A] und A-Register
1	1	0	AD	A- und D-Register
1	1	1	AMD	Memory [A] und A- und D-Register


• Die *dest-Bits* beeinflussen die Steuerbits der D- und A-Registers, den Multiplexer vor dem A-Register und die Ausgabe writeM

- \rightarrow Je nach Steuerbits kann in einige oder alle dieser Ziele geschrieben werden
- Die jump-Bits beeinflussen zusammen mit den Ausgaben zr und ng der ALU die Steuerbits des PC-Registers (program counter)

Abbildung 6.7: Jump

J_2	Jı	Jo	Mnemonic	Sprung
(out < 0)	(out = 0)	(out > 0)		
0	0	0	_	niemals
0	0	1	JGT	falls out > 0
0	1	0	JEQ	falls out = 0
0	1	1	JGE	falls out ≥ 0
1	0	0	JLT	falls out < 0
1	0	1	JNE	falls out $\neq 0$
1	1	0	JLE	$\text{falls out} \leq 0$
1	1	1	JMP	immer

Abbildung 6.8: Hack-CPU



Assembler und Assemblersprache

6.2.1 Physikalische und symbolische Programmierung

Dualität von Hardware (Rechner) und Software (Programm)

- Maschinensprache kann als abstrakte Beschreibung (der Fähigkeiten) der Hardware-Plattform gesehen werden
- Hardware kann als physikalisches Mittel gesehen werden, um eine abstrakte Machinensprache zu realisieren

6.2.2 Maschinensprache und Assemblersprache

DEFINITION: Maschinensprache

ist nah am physikalischen Rechner Programme als Folgen von *Binärzahlen*, die als Befehle interpretiert werden

DEFINITION: Assemblersprache

symbolische Form der Masch.sprache Symbole (für menschen verständlich) zur Darstellung von Programmen

Jede Binärzahl der Maschinensprache entspricht ein einfacher symbolischer Ausdruck in der Assemblersprache. Diese Symbolischen Ausdrücke müssen mithilfe eines Assemblers aus der Assemblersprache in die Maschinensprache übersetzt werden.

DEFINITION:

Ein Assembler ist ein Programm zur Übersetzung der Assemblersprache in die, von der Hardware-Plattform direkt ausführbare, Maschinensprache.

BEISPIEL: Beispiel C-Anweisung in Hack-Maschinensprache

Assemblersprache Maschinensprache (binär) Hexadezimal A = A - 1 1110 1100 1001 0111 0xEC97

6.2.3 Die Hack-Assemblersprache

C-Anweisungen

C-Anweisungen bestehen aus drei Komponenten:

DEST = **COMP** ; **JUMP** Speicherort des Ergebnisses Auszuführende Berechnung Sprungbedingung

Computation Symboltabelle (ALU)

zx	nx	zy	ny	f	no	m = 0	m = 1
1	0	1	0	1	0	0	
1	1	1	1	1	1	1	
1	1	1	0	1	0	-1	
0	0	1	1	0	0	D	
1	1	0	0	0	0	A	M
0	0	1	1	0	1	D/!D	
1	1	0	0	0	1	A/!A	M/!M
0	0	1	1	1	1	-D	
1	1	0	0	1	1	-A	-M
0	1	1	1	1	1	D+1	
1	1	0	1	1	1	A+1	M+1
0	0	1	1	1	0	D-1	
1	1	0	0	1	0	A-1	
0	0	0	0	1	0	D+A	D + M
0	1	0	0	1	1	D-A	D-M
0	0	0	1	1	1	A-D	M - D
0	0	0	0	0	0	D & A	D & M
0	1	0	1	0	1	$D \mid A$	$D \mid M$

Destination Symboltabelle

Symbol	Speicherort
-	Keine Speicherung
M	Memory[A]
D	D-Register
MD	Memory[A] & D-Register
A	A-Register
AM	A-Register & Memory[A]
AD	A-Register und D-Register
AMD	A & D-Reg., Memory[A]

Jump Symboltabelle

Symbol	Sprunkbedingung
-	Spring niemals
JGT	Spring falls $out > 0$
JEQ	Spring falls $out = 0$
JGE	Spring falls $out \geq 0$
JLT	Spring falls $out < 0$
JNE	Spring falls $out \neq 0$
JLE	Spring falls $out \leq 0$
JMP	Spring immer

A-Anweisungen

Verwendung der A-Anweisung

@value	Vorgang	Beschreibung
D = A	$D \leftarrow value$	Laden einer Konstante
D = M	$D \leftarrow RAM[value]$	Auswahl Datenspeicherzelle
JMP	$fetch\ ROM[value]$	Auswahl Befehlsspeicherzelle

@value SOMETHING

L-Anweisungen

Die Anweisung (LABEL) deklariert ein neues Label mit dem Name 'Label'. Der Assembler übersetzt diese dann in die Addresse der nächsten Anweisung (nachfolgende Zeile)

(LABEL)
// Instructions
@LABEL
0; JMP

6.2.4 Symbole und Symbolverwaltung

Symbol	Beschreibung
A	A-Register (Addressenregister)
D	D-Register (Datenregister)
${ m M}$	Hauptspeicher-Register (Adresse A)
SP	RAM-Addresse 0
LCL	RAM-Addresse 1
ARG	RAM-Addresse 2
THIS	RAM-Addresse 3
THAT	RAM-Addresse 4
R0-R15	RAM-Register (16)
SCREEN	16384 Adresse des Bildschirmspeichers
KBD	24576 Adresse des Tastaturregister

6.2.5 Programmübersetzung und Assemblerimplementierung

Initialisierung der Symboltabelle:

- Leere Symboltabelle wird erzeugt
- vordefinierte Symbole eingefügt

Erster Durchlauf:

- Eintragung von benutzerdefinierten Marken in Symboltabelle
- Für jede Markendef. ein paar (*LABEL*, *n*) (n Anzahl der bereits durchlaufenden Zeilen)

Zweiter Durchlauf:

- Markendefinitionen übersprungen
- C-Anweisungen:
 - Aufsuchen und Zusammensetzen der zugehörigen Binärcodes
 - gib erhaltene Binärzahl aus
- A-Anweisungen (@xxxx):
 - Falls xxxx Zahl ist: Gib Binärzahl aus
 - Falls xxxx Marke ist: Suche Symbol in Tabelle
 - * Vorhanden: lies in Zahl k aus Tabelle aus
 - * Nicht Vorhanden: füge Symbolpaar (xxxx, k) hinzu (k ist Adresse der nächsten) freien Datenspeicherzelle, ab 16)

Gibt k als Binärzahl aus

Kapitel 7

Virtuelle Maschine

Hochsprachen und Übersetzung

DEFINITION: Höhere Programmiersprachen

Hochsprachen Programmiersprachen abstrahieren von konkreten Eigenschaften des Rechners. Dadurch sind sie leichter zu verstehen als Sprachen tieferer Ebenen.

Aber:

- können nicht direkt ausgeführt werden
- müssen in Sprachen tieferer Ebenen übersetzt werden

7.1.1 Direkte und zweistufige Übersetzung

Ein großes Problem der direkten Übersetzung ist, dass es viele verschiedene (Hoch-)Sprachen und Hardware-Plattformen gibt:

- Direkte Übersetzung erfordert einen Übersetzer pro Sprache und pro Plattform
- \bullet n Sprachen und m Plattformen erfordern $n\times m$ Übersetzer

Abbildung 7.1: Direkte Übersetzung





Abbildung 7.2: Zweistufige Übersetzung



Aus diesem Grund werden Hochsprachen zunächst in eine Zwischensprache übersetzt, die unabhängig von der Hardware-Plattform ist

DEFINITION: Zweistufige Übersetzung

Bei der Zweistufigen Übersetzung werden Hochsprachen und Plattformen entkoppelt:

- Erste Stufe hängt nur von Hochsprache ab (Compilation)
- Zweite Stufe hängt nur von Zielmaschine ab (translation/interpretation)

Die Zwischensprache kann als Assembler-/Maschinensprache einer virtuellen oder Pseudo-hardware-Plattform gesehen werden

7.1.2 Vor- und Nachteile Virtueller Maschinen

Vorteile

- Plattform-Unabhängigkeit
- Dynamische Optimierung auf spezielles Zielsystem möglich/einfacher
- Implementierung von Übersetzern wird einfacher

Nachteile

- Effizienzverlust ggü. direkter Übersetzung
- langsamere Ausführung
- Auch kleinere Programme benötigen virtuelle Maschine
- weniger Kontrolle über Zielcode

7.1.3 Systembasierte und prozessbasierte virtuelle Maschinen

Systembasiert

- mehrere Betriebssysteme auf einem Rechner
- so vollständige Nachbildung realer Rechner, dass Betriebssystem ausgefürht werden kann

Prozessbasiert

- Programmausführung unabhängig der Rechnerarchitektur
- Abstrahierung einzelner Programme

7.1.4 Übersetzungspfad

Übersetzung von Jack:

Jede *Klasse* hat:

• Eine Liste statischer Variablen \rightarrow globale Variablen

Jede Funktion hat:

- Eine Liste von Argumenten
- Eine Liste lokaler Variablen

Die $\ddot{U}bersetzung$ muss den Zugriff auf diese Listen organisierten

Deshalb werden den verschiedenen Listen der Klassen und Funktionen Speichersegmente zugewiesen. Für die lokalen Variables werden sie dynamisch bestimmt.

Abbildung 7.3: VM Translator




Abbildung 7.4: Jack-Quelltext

```
class c1 {
  static int x1, x2, x3;
  method int f1 (int x) {
    var int a, b;
  }
  method int f2 (int x, int y) {
    var int a, b, c;
  }
  method int f3 (int u) {
    var int x;
}
class c2 {
  static int y1, y2;
  method int f1 (int u, int v) {
    var int a, b;
  }
  method int f2 (int x) {
    var int a1, a2;
  }
}
```

Virtuelle Maschine des Hack-Systems

Die virtuelle Maschine für das Hack-System, die auf einem Stapel als zentrale Datenstruktur und Funktionsaufrufen arbeitet (weitgehend analog zur virtuellen Maschine von Java)

Es wird nur ein einziger 16-Bit-Datentyp verwendet (alle Daten sind 16-Bit) Wichtig für die Betrachtung der virtuellen Maschine sind:

- Arithmetisch-logische Operationen
- Speicherzugriff
- Programmaublaufsteuerung
- Funktionsaufrufe

7.2.1 Stapel(speicher) und ihre Operationen)

DEFINITION: Stapel(-speicher)

Ein Stapel(-speicher) oder Keller(-speicher) (stack) ist eine häufig verwendete dynamische abstrakte Datenstruktur, die Daten nach dem LIFO-Prinzip speichert

Ein Stapel stellt zwei (bzw. drei) Operationen zur Verfügung:


- push ("einkellern"): Objekt wird oben auf den Stapel gelegt
- pop ("auskellern"): oberstes Objekt wird vom Stapel entfernt und zurückgegeben
- top / peek ("nachsehen"): Optionale Option, bei der das oberste Objekt vom Stapel zurückgegeben aber nicht entfernt wird

7.2.2 Stapelarithmetik

Typische arithmetisch-logische Operation mit einem Stapel:

- Hole die beiden obersten Werte x und y vom Stapel (pop)
- Berechne Wert der Funktion f(x,y)
- Lege Ergebnis z auf Stapel ab (push)

Abbildung 7.5: Stapelarithmetik



Diese Art der Berechnung entspricht der Schreibweise arithmetisch-logischer Operationen in Postfixnotation oder umgekehrter polnischer Notation(UPN)

7.2.3 Arithmetische und Logische Operationen

Die Operationen der virtuellen Maschine sind gegenüber der Assemblersprache eingeschränkt. Anweisungen, wie le, ge, etc. ließen sich leicht hinzufügen, können aber auch anders erzeugt werden.

Anweisung	Rückgabewert	Beschreibung
add	x+y	Ganzzahladdition (2er-Komplement)
sub	x-y	Ganzzahlsubtraktion (2er-Komplement)
neg	-y	arithmetische Negation (2er-Komplement)
eq	-1 falls x = y, sonst 0	Test auf Gleichheit
$\mid gt$	-1 falls x > y, sonst 0	Test auf größer
lt	-1 falls $x < y$, sonst 0	Test auf kleiner
and	x & y	bitweises Und
or	x y	bitweises Oder
not	$\mid y \mid$	bitweise Negation

Der zu berechnende Ausdruck wird aus Infix- in Postfixnotation umgeschrieben:

$$2 x - y 5 + \cdot = d$$

Dadurch kann er leicht mit Hilfe eines Stapels berechnet werden (siehe Abb. 7.6)

Abbildung 7.6: VM-Ausdruck

$$d = (2 - x) \cdot (y + 5)$$

push 2 push x sub push y push 5 add mult pop d

7.2.4 Speicherzugriff, Speicheraufteilung und Speichersegmente

Speicherzugriff

Die virtuelle Maschine verwaltet vis zu 8 verschiedene (virtuelle) Speichersegmente (vgl. Java) Bisher haben wir immer auf den globalen Speicher zugegriffen. Für den Zugriff auf die virtuellen Speichersegmente gibt es andere Befehle:

• push segment <u>index</u>

Ablegen des Inhalts von segment
[index] auf den Stapel


• pop segment <u>index</u>

Speichern des obersten Stapelelements in segment[index]

Speicheraufteilung

Das Hauptziel der Virtuelle Machine ist es, den Hauptspeicher des Hack-Systems mitzuverwalten.

Abbildung 7.7: RAM im Hack-System



Speichersegmente

• local, argument, this, that:

Direkte Abbildung auf festen Speicherbereich

Positionen im Speicher werden in RAM[1..4] gehalten (LCL, ARG, THIS, THAT)

• pointer, temp:

```
pointer wird auf RAM[3..4] abgebildet (this, that)
temp wird auf RAM[5..12] abgebildet
```

• constant:

Tatsächlich virtuell (kein Speicherbereich zugeordnet)

VM bearbeitet Zugriff von constanti, in dem sie die Konstante i liefert

• static:

Verfügbar f
pr alle Dateien mit Endung .vm Statische Variablen werden ab RAM[16] zugeordnet

7.2.5 Programmablauf (bedingte Anweisungen und Schleifen)

Label definieren (ähnlich, zur Assemblersprache) Marken im Programmtext, die z.B. als Sprungziel dienen können:

- label c: Definiert Marke im Programmtext, z.B. als Sprungziel
- goto c: Springt zu einer Marke im Programmtext (unbedingter Sprung)
- if goto c: Springt zu einer Marke im Programmtext, wenn das oberste Stapelelement nicht 0 ist (Element wird von Stapel entfernt)

7.2.6 Objekt- und Arraybehandlung

Objektbehandlung

p31

Arraybehandlung

- 7.2.7 Funktionsaufrufe, globaler Stapel zur Steuerung
- 7.2.8 Befehlssatz
- 7.2.9 Programmstart

Kapitel 8

Hochsprachen und Kompiler

Die Programmiersprache Jack

8.1.1 Allgemeine Syntax

- Jack-Programm ist eine Sammlung von Jack-Klassen
- Jack-Klasse: Sammlung von Jack-Unterprogrammen
- Jack-Unterprogramm:
 - Funktion
 - Methode
 - Konstruktor
- Zwingend: Eine Klasse *Main*, mit Funktion *main*

Abbildung 8.1: Jack-Programmierbare

```
class Main {
   /* Sums up 1 + 2 + 3 + ...+ n */
  function int sum(int sum) {
     var int i, sum;
     let sum = 0;
     let i = 1;
      while (~(i > n)) { // Java: (!(i > n))
        let sum = sum + i;
        let i = i + 1;
      return sum;
   function void main() {
     var int n, sum;
     let n = Keyboard.readInt(Enter n: ``);
     let sum = Main.sum(n);
     do Output.printString("The result is: ");
      do Output.printInt(sum);
      do Output.println();
} // Main
```

8.1.2 Datentypen und Speicheranforderung

Es gibt drei arten von Datentypen:

Basisdatentypen (primitive types)

- $\bullet\ int$ 16-Bit-Ganzzahlen im Zweierkomplement
- boolean Boolscher Wert
- char Unicode-Zeichen

Abstrakte Datentypen (vom Betriebssystem oder Benutzer definiert)

- String (definiert durch Betriebssystem)
- Fraction (definiert durch Benutzer)
- List (definiert durch Benutzer)

Anwedungsspezifische Datentypen (vom Benutzer definiert)

- \bullet CustomType
- \bullet Another Custom Type
- ...

8.1.3 Speicheranforderung

- Basisdatentypen wird bei Deklaration Speicher zugeordnet
- Objektvariablen wird bei Konstruktion (aufrufen des constructors) Speicher zugeordnet

Compiler (speziell für Jack)


8.2.1 Architektur

Moderne Pbersetzer sind zweistufig

- 1. Stufe (front-end): von Hochsprache nach Zwischensprache
- 2. Stufe (back-end): von Zwischensprache nach Maschinensprache

8.2.2 Architektur, Lexikalische Analyse, Parsing

Abbildung 8.2: Jack-Compiler



Syntaxanalyse

Lexikalische Analyze (tokenizing)

Erzeugen eines Stroms von Sprachatomen (token Stream)

- Entferne Leerzeich. & Kommentaren
- Erzeuge Liste von Sprachatomen

Parsen (parsing)

Zuordnen der Sprachatome (token) zu der Sprachgrammatik

Abschließend:

XML-Ausgabe als Nachweis, dass Syntaxanalyse funktioniert

8.2.3 Kontextfreie Grammatiken

Jede (formale) Sprache kann durch eine *Grammatik* beschreiben werden. Eine solche Grammatik besteht aus *Produktionsregeln*, die angeben, wie aus Wörtern neue Wörter produziert werden.

In Programmiersprachen verwendet man kontextfreie Sprachen, die von Stapel-/Kellerautomaten erkannt (geparsed) werden können.

8.2.4 Parse-Bäume, Parsen durch rekursiven Abstieg

Zum parsen eines Ausdruck kann ein sogenannter Parse-Baum erstellt werden. Er visualisiert, wie man aus einfachen Termen komplexe Formen erstellen kann

8.2.5 Jack-Syntaxanalyse

Auf der Grammatik aufbauend kann ein Syntax-Analysierer impementiert werden, der einen Quelltext lesen und mit der Grammatik vergleichen kann.

8.2.6 Codeerzeugung

Bei der Codeerzeugung geht es ums Nachbilden der Semantik des Quelltextes in der Zielsprache. Man kann diesen Prozess als Erweiterung des Syntax-Analysierers betrachtet, nur dass statt passiven XML-Codes VM-Code erzeugt wird.

Kapitel 9

Rechnernetze

Das Internet

9.1.1 Struktur des Internet

DEFINITION: Internet - Wirte & Vermittlungsstellen

Das Internet ist ein Rechnernetzwerk, das etwa eine Milliarde Rechner rund um die Erde miteinander verbindet.

Die Rechner nennt man Wirte (Hosts) oder Endsysteme (End Systems] Sie sind durch ein Netz von Kommunikationsverbindungen (Communication Links) und Paketvermittlungen (packet switches) verbunden

Netze, die Endsysteme mit der ersten Vermittlungsstelle (router) verbinden heißen Zugriffsnetze.

DEFINITION: Vermittlungsstellen

Die Kernstruktur des Internets ist ein Netz von miteinander verbundenen Vermittlungsstellen (router), über die Nachrichten in Form von Datenpaketen übertragen werden.

9.1.2 Leitungsvermittlung

DEFINITION:

Bei der Leitungsvermittlung sind die Vermittlungsstellen durch Leitungen verbunden, von denen jeweils eine der zu vermittelnden Kommunikation zugeordnet wird.

Probleme

- Volle Übertragungskapazität der Leitung für eine Kommunikation reserviert, auch wenn sie nicht genutzt wird (Pause in der Übertragung).
- Zahl der gleichzeitig möglichen Übertragungen durch Anzahl der Leitungen beschränkt

Diese Probleme lassen sich durch Multiplexverfahren lösen

Multiplexverfahren

Durch *Multiplexverfahren* lässt sich die Bandbreite einer Leitung besser ausnutzen:

Frequenz-Multiplex (FDM) nutzt aus, dass eine Kommunikation nicht das volle Frequenzspektrum benötigt, eine Leitung (link) aber ein viel größeres Spektrum übertragen kann.

Zeit-Multiplex (TDM) unterteilt die Zeit, die Verbindungen eine Leitung benutzen in kleine Abschnitte. Jede Verbindung darf während der ihr zugeordneten Zeitabschnitte die Leitung benutzen.

Abbildung 9.1: Frequenz-Multiplex





Abbildung 9.2: Zeit-Multiplex



Ein Nachteil bleibt jedoch bestehen: Verbindungen, die ihr Frequenzband oder ihre Zeitabschnitte nicht nutzen, verschwenden immer noch Übertragungskapazität

9.1.3 Paketvermittlung

DEFINITION:


Bei der Paketvermittlung werden zu übertragende Daten in sogenannte *Datenpakete* aufgeteilt, die übertragen werden, wenn die Leitung verfügbar ist.

Hierzu benutzt man Speichern und Weiterleiten, wobei Vermittlungsstellen Datenpakete empfangen und zwischenspeichern. Erst wenn das gesamte Paket empfangen wurde, wird es weitergeleitet

9.1.4 Warteschlangen

- Ankommende Datenpakete werden in eine Warteschlange (Abb. 9.3) eingereiht
- Das Paket am Kopf der Warteschlange wird als nächstes über die Ausgangsleitung übertragen
- Ähnlich zum Zeitmultiplex, aber ohne feste Zuordung der Zeitabschnitte

Abbildung 9.3: Warteschlange in Vermittlungsstelle



9.1.5 Übertragungskapazität

9.1.6 Verzögerungen

Übertragungsverzögerung

Entsteht, da Datenpaket in Vermittlungsstelle vor Weiterleiten erst vollständig empfangen werden müssen.

 $(\rightarrow \text{Speichern und Weiterleiten})$

- Zeit die vergeht, zwischen:
 - dem Senden/Empfangen des ersten und
 - dem Senden/Empfangen des letzten Bits eines Pakets
- Abhängig von
 - Übertragungskapazität
 - Größe der Datenpakete
- Entsteht in jeder Vermittlungsstelle erneut

Abbildung 9.4: Übertragungsverzögerung





Abbildung 9.5: Vergleich - Paketgrößen




Wartezeit in Warteschlange

Entsteht, wenn ein empfangenes Paket nicht sofort weitergeleitet werden kann, weil die Ausgangsleitung belegt ist.

- Verzögerung:
 - wächst, wenn mehr Pakete empfangen werden, wie übertragen werden können
 - schrumpft, wenn weniger Pakete empfangen werden, wie übertragen werden können
- Länge ist endlich maximal, bei Überläufen kommt es zu Paketverlust

Abbildung 9.6: Verzögerungen



Verarbeitungszeit


Entsteht durch rechentechnische Verarbeitung eines Paketes in der Vermittlungsstelle $(\rightarrow$ entsteht in jeder Vermittlungsstellem ist aber meist gering)

Abstraktionsschichten & Protokolle

Die Funktionalität eines Rechnernetzes wird in (abstrakte) Schichten geteilt (Abb. 9.7). Das vereinfacht Organisation, Wartung, etc, wobei jede Schicht einen bestimmten Dienst mit Hilfe:

- eigener, schicht-interner Aktionen und
- von tieferen Schichten bereitgestellten Dienste

Abbildung 9.7: Abstraktionsschichten



9.2.1 Anwendungsschicht (Application Layer)

Client-Server vs Peer-to-Peer

Client-Server-Architektur

- Ein, immer verfügbarer Netzbediener, Server, der Anfragen von vielen anderen Wirten, den Clients erhält
- Typisches Beispiel: Webserver
- Bei stark nachgefragten Bedienern (z.B.: Google, Facebook) werden mehrere Bediener in Datenzentren zu einem virtuellen Bediener zusammengeschaltet

Peer-to-Peer-Architektur (P2P)

- Anwendung nutzt direkte Kommunikation zwischen Wirten, die temporär verbunden, ggf. auch nur temporär verfügbar sind
- Typisches Beispiel: BitTorrent
- Angenehme Eigenschaft: Selbstskalierbarkeit da jeder Empfänger auch wieder als Sender auftreten kann

HyperText Transfer Protocol - HTTP

DEFINITION: HyperText Transfer Protocol - HTTP


HTTP ist das herzstücks des sogenannten World Wide Web (WWW), ein über das Internet aufrufbares System von elektronischen Hypertext-Dokumenten (Websiten).

Simple Mail Transfer Protocol - SMTP

DEFINITION: Simple Mail Transfer Protocol - SMTP

SMTP dient der zustellung von elektronischer Post. Es überträgt nachrichten vom Email-Server des Senders zum Email-Server des Empfängers. (Abb. 9.8)

Abbildung 9.8: SMTP Diagramm



POP3 und IMAP

POP3

- ASCII-Protokoll, bei dem die Steuerung der Datenübertragung durch Kommandos geschieht
- Sehr eingeschränkt und erlaubt nur Auflisten, Abholen und Löschen von Nachrichten am Email-Server

IMAP

- Netzwerkprotokoll, das Netzwerkdateisystem für Emails bereitstellt
- Erweitert Funktionen von POP3, sodass Benutzer Emails, Ordnerstrukturen und Einstellungen uaf den Email-Servern belassen können.

INFO: Simple Mail Access Protocol

SMAP ist ein Ansatz die Funktionalität von SMTP und IMAP zu vereinen.

File Transfer Protocol - FTP

DEFINITION: File Transfer Protocol

FTP dient zum Übertragen von Dateien von einem Wirt auf einen anderen.

9.2.2 Transportschicht (Transport Layer)

Die Hauptfunktionen der Transportschicht sind:

Logische Kommunikation Details der physischen Infrastruktur werden verborgen. Für Anwendungen ist es, als währen Wirte direkt verbunden

Verlässliche Zustellung Garantieren der Zustellung, z.B.: Erkennen von Paketverlusten und neue Übertragung

Integritätsprüfung Durch Prüfsummen werden Bitfehler erkannt und u.U. sogar korrigiert

Blockierungskontrolle Verhindert überforderung der Leitung & Vermittlungsstellen, durch übermäßige Datenübertragung


Multiplex und Demultiplex Erweiterung der Kommunikation von Wirten auf Prozesse (über sog. Sockets)

Transmission Control Protocol - TCP

Die Protokolle der Transportschicht sind in den Wirten und Endsystemen, aber nicht in den Vermittlungsstellen implementiert. Nachrichten in der Anwendungsschicht werden in Segmente zerlegt

(z.B.: TCP-Segmente, Abb. 9.9)

Abbildung 9.9: Struktur - TCP-Segment



9.2.3 Netzwerkschicht (Network Layer)

Die Hauptfunktionen der Netzwerkschicht sind:

Weiterleiten (forwarding)

Vermittlungsstellen müssen Datenpakete nach Ankunft an die passende Ausgangsleiung weiterleiten.

Um diese Funktionen zu implementieren, verwalten die Vermittlungsstellen Weiterleitungstabellen (Abb. 9.10)

Wegeplanung (routing)

Die Netzwerkschicht bestimmt den Weg oder Pfad, den Pakete durch das Netzwerk nehmen, während sie vom Empfänger übertragen werden.

Abbildung 9.10: Weiterleitungstabelle

destination	subnet mask	gateway /router	interface	metric (hops)
192.168.0.0	255.255.255.0	192.168.1.1	192.168.1.2	2
192.168.1.0	255.255.255.0	192.168.1.2	192.168.1.2	1
192.168.2.0	255.255.255.0	192.168.2.1	192.168.2.1	1
0.0.0.0	0.0.0.0	192.168.1.1	192.168.1.2	3

Internet Protocol - IP

9.2.4 Verbindungsschicht (Data Link Layer)

Ethernet IEEE 802.3

9.2.5 Physische Schicht (Physical Layer)