

Caracterización Estática y Análisis de Redes de Polarización en el JFET 2N5457 mediante Adquisición Automatizada de Datos

B. Castro [1], A. Machado [2], L. Pineda [3], M. Rodríguez [4], J. Romero [5]

Universidad de los Llanos
Villavicencio, Colombia

[1] 161004905 -- bacastro@unillanos.edu.co

[2] 161004922 -- ammachado@unillanos.edu.co

[3] 161004933 -- lapineda.sibo@unillanos.edu.co

[4] 161004834 -- marodriguez.payares@unillanos.edu.co

[5] 161004937 -- jfromero.esquivel@unillanos.edu.co

Resumen—Este documento presenta la caracterización estática y el análisis comparativo de las redes de polarización fija (*fixed-bias*), auto-polarización (*self-bias*) y divisor de voltaje para el transistor de efecto de campo de unión (JFET) de canal n 2N5457. Mediante una metodología de instrumentación automatizada basada en un microcontrolador y scripts de procesamiento en Python, se adquirieron las familias de curvas características y se extrajeron los parámetros intrínsecos del dispositivo utilizando un algoritmo de ajuste por mínimos cuadrados. El software de optimización determinó una resistencia dinámica de salida en saturación $r_d \approx 5.99 \text{ k}\Omega$ y un parámetro de modulación de longitud de canal $\lambda \approx 0.026050 \text{ V}^{-1}$, evidenciando desviaciones sistemáticas respecto al modelo analítico ideal de Shockley. En los ensayos experimentales, la red *fixed-bias* operó de forma persistente en la región de corte ($I_D = 0 \text{ mA}$) debido a que el voltaje aplicado ($V_{GS} = -1.451 \text{ V}$) superó el umbral absoluto de estrangulamiento o *pinch-off*. Por el contrario, las configuraciones dotadas de lazos de retroalimentación en la fuente (*self-bias* y divisor de voltaje) exhibieron una elevada estabilidad predictiva frente a las no idealidades del transistor. Los resultados convalidan la necesidad de incorporar los efectos físicos de segundo orden en el modelado matemático estático para el diseño robusto de etapas de amplificación de pequeña señal.

Índice de términos—Adquisición de datos, Ajuste de curvas, JFET 2N5457, Modulación de longitud de canal, Puntos de operación (Q), Redes de polarización.

I. INTRODUCCIÓN

El transistor de efecto de campo de unión (JFET) de canal n es un dispositivo semiconductor fundamental controlado por voltaje, cuya operación se basa en la modulación de la conductividad de su canal mediante el control de la región de agotamiento, la cual es dictada por el voltaje puerta-fuente (Fig. 1) (V_{GS}) [1]. En la presente práctica de laboratorio, el objeto de estudio es el modelo comercial 2N5457, un dispositivo ampliamente utilizado en etapas de amplificación de pequeña señal y conmutación analógica debido a sus características de alta impedancia de entrada.

El análisis teórico clásico de polarización para estos transistores se fundamenta en el modelo ideal descrito por la ecuación de Shockley, la cual asume una resistencia de salida infinita ($r_d = \infty$) una vez el dispositivo ingresa a la zona de saturación. No obstante, en componentes reales como




Fig. 1: Representación transversal geométrica de un JFET de canal n.

el 2N5457, se manifiesta de forma evidente el fenómeno de modulación de longitud de canal, un comportamiento físico análogo al efecto Early en los transistores de unión bipolar (BJT) [2]. Este efecto de segundo orden produce una pendiente visible en las curvas características de salida (Fig. 2), generando una fuga resistiva intrínseca que introduce discrepancias inevitables entre los cálculos matemáticos de diseño ideal y las mediciones empíricas realizadas sobre la protoboard.

El comportamiento eléctrico del transistor de efecto de campo de unión (JFET) de canal n en su región de saturación se encuentra gobernado por sus características físicas e intrínsecas de fabricación. La relación de transferencia de naturaleza cuadrática, que vincula la corriente de drenador con el voltaje de control compuerta-fuente, se modela analíticamente mediante la ecuación de Shockley, expresada en (1). Esta formulación matemática constituye el pilar fundamental para el análisis predictivo, el uso del método gráfico y el diseño asistido por computador de las redes de polarización evaluadas en esta práctica:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2 \quad (1)$$




Fig. 2: Comparativa geométrica entre la curva de salida idealizada por la ecuación de Shockley y la respuesta real de un JFET.

Para caracterizar adecuadamente el dispositivo y mitigar los errores sistemáticos asociados a la toma manual de datos, se diseñó e implementó un sistema automatizado de adquisición de alta resolución. El ecosistema de hardware y software desarrollado integra un microcontrolador operado mediante el firmware `captura.ino`, encargado de la digitalización precisa de las señales analógicas. Posteriormente, la información es transmitida a un entorno de procesamiento automatizado en Python conformado por los scripts `captura.py` y `main.py`; dichas herramientas gestionan el almacenamiento masivo, el filtrado de ruido y el ajuste de curvas experimentales mediante algoritmos de mínimos cuadrados, permitiendo extraer con alta fidelidad parámetros críticos del modelo matemático como el voltaje de estrangulamiento (V_P) y la corriente de saturación de drenaje (I_{DSS}) [3].

El objetivo principal de este informe es caracterizar exhaustivamente el JFET 2N5457 y evaluar su desempeño bajo tres redes de polarización fundamentales establecidas en la guía metodológica: polarización fija (*fixed-bias*, Fig. 3), autopolarización (*self-bias*, Fig. 4) y polarización por divisor de voltaje (*voltage-divider-bias*, Fig. 5). En las siguientes secciones, el documento presenta de manera secuencial el análisis metodológico de las curvas características extraídas, una comparación cuantitativa entre los puntos de operación (Q) teóricos y los medidos experimentalmente, y una discusión detallada sobre el impacto directo de las no idealidades del dispositivo en la estabilidad de los circuitos implementados.

Con el objetivo de asegurar la reproducibilidad de los experimentos y el análisis de datos presentados, el conjunto completo de herramientas de software desarrolladas para este laboratorio se encuentra disponible de forma pública. Los scripts correspondientes al firmware de adquisición en el microcontrolador (`captura.ino`), la interfaz de captura serial




Fig. 3: Red de polarización fija (*Fixed-Bias*) para el transistor JFET de canal n 2N5457.




Fig. 4: Red de autopolarización (*Self-Bias*) para el transistor JFET de canal n 2N5457.




Fig. 5: Red de polarización por divisor de voltaje (*Voltage-Divider-Bias*) para el transistor JFET de canal n 2N5457.

en Python (`captura.py`) y el algoritmo de ajuste de curvas por mínimos cuadrados para el cálculo de los parámetros del JFET (`main.py`) pueden ser consultados y descargados en el repositorio público de GitHub: <https://github.com/Nocudo/Lab-4>.

II. METODOLOGÍA EXPERIMENTAL Y COMPUTACIONAL

La metodología implementada para la caracterización y análisis del transistor JFET 2N5457 se desarrolló de forma secuencial y cronológica, integrando herramientas de instrumentación electrónica automatizada y entornos de cómputo numérico. La estructura general del proceso se detalla en el diagrama de bloques de la Fig. 6.




Fig. 6: Diagrama de bloques del ecosistema de adquisición automatizada y procesamiento de datos.

A. Sistema de Adquisición Automatizado (Hardware y Software)

En primera instancia, se diseñó e implementó un entorno tecnológico orientado a la digitalización eficiente de variables eléctricas, con el propósito de mitigar los errores de apreciación geométrica asociados a las lecturas de instrumentos analógicos tradicionales. La infraestructura de hardware se fundamentó en el uso de un microcontrolador programado mediante el firmware `captura.ino`. Este dispositivo operó como un convertidor analógico-digital (ADC) de alta velocidad, muestreando en tiempo real las caídas de tensión en los nodos del transistor mediante sus canales de entrada analógica y promediando las lecturas para atenuar componentes de ruido electromagnético de alta frecuencia.

En la Figura 1 se presenta el esquema eléctrico del circuito de acondicionamiento y adquisición de señal diseñado para el control y monitoreo del transistor JFET. El sistema consta de una etapa inicial de amplificación y desplazamiento basada en el amplificador operacional U_1 en configuración inversora con una ganancia de tensión de 10 ($R_3 = 100 \text{ k}\Omega$ y $R_1 = 10 \text{ k}\Omega$).

Esta etapa procesa una señal senoidal de entrada de 2 V_{pp} a 1 Hz con un offset de 1 V para entregar una señal de salida de 20 V_{pp} completamente positiva en el nodo V_a . Posteriormente, este voltaje se acopla al terminal de drenaje del transistor Q_1 a través de la resistencia limitadora $R_4 = 220 \text{ }\Omega$. Con el fin de garantizar una adquisición de datos segura mediante los canales analógicos del microcontrolador ESP32, se implementan dos divisores de tensión idénticos en los nodos de medición V_a y V_b utilizando resistencias de $4250 \text{ }\Omega$ (superior) y $750 \text{ }\Omega$ (inferior), adecuando el rango dinámico de las señales al límite operativo del ADC.




Fig. 7: Circuito detallado de acondicionamiento de señal y acoplamiento al transistor JFET con salidas para ADC.

La automatización del proceso de caracterización se fundamenta en la co-diseño de un ecosistema de hardware y software compuesto por dos bloques programables independientes. En primer lugar, se desarrolló el firmware `captura.ino` en lenguaje C++ para el microcontrolador ESP32, el cual actúa como una unidad de adquisición de datos en tiempo real de alta velocidad encargada del muestreo analógico de las señales del JFET. En segundo lugar, se implementó el script de control superior `captura.py` en Python, el cual gestiona la sincronización temporal, la apertura del canal de comunicación serial a alta velocidad (921 600 baudios), la recepción estructurada de los flujos analógicos digitalizados y su posterior almacenamiento en archivos planos indexados con formato CSV. El flujo lógico y secuencial de ambos componentes de software se detalla en los diagramas de las Figuras 8 y 9.

B. Caracterización y Extracción de Parámetros del JFET 2N5457

Una vez consolidado el sistema de adquisición, se procedió con la primera fase experimental dictada por la guía metodológica, la cual se enfocó en el mapeo empírico de las curvas de transferencia y de salida del dispositivo semiconductor bajo estudio. Este programa actúa como el motor analítico del laboratorio; en primer lugar, indexa y filtra los archivos .CSV generados en la etapa de captura para eliminar ruidos de digitalización mediante umbrales adaptativos. Posteriormente, ejecuta un algoritmo de regresión no lineal basado en el método de mínimos cuadrados (*curve*




Fig. 8: Diagrama de flujo del firmware alojado en el microcontrolador (`captura.ino`).

fitting) para ajustar las curvas experimentales a la ecuación de Shockley, extrayendo con precisión estadística los parámetros intrínsecos I_{DSS} , V_p , λ y la resistencia de salida r_d . Con estas variables reales calibradas, el script resuelve los sistemas de ecuaciones no lineales de las tres mallas de polarización utilizando métodos numéricos de convergencia, exportando las gráficas de las familias de curvas y consolidando el reporte analítico en el archivo plano `resultados_2N5457.txt`. La secuencia lógica de este script se describe en la Figura 10. El procedimiento analítico se dividió en las siguientes fases cronológicas:

- 1) **Curva de control inicial:** Se cortocircuitó la terminal de la compuerta con la fuente para fijar de manera estricta un voltaje puerta-fuente nulo ($V_{GS} = 0\text{ V}$). Bajo esta condición, se ejecutó un barrido dinámico de voltaje drenador-fuente (V_{DS}) mientras se registraba el comportamiento de la corriente de drenador (I_D), permitiendo obtener una aproximación preliminar y visual del voltaje de estrangulamiento o *pinch-off* (V_p).
- 2) **Familias de curvas de salida:** Posteriormente, se varió de forma discreta y controlada el voltaje de control V_{GS} en el rango operativo del transistor, adquiriendo aproximadamente 35 perfiles cinéticos diferentes. Este barrido multifactorial permitió modelar con alta densidad de puntos la transición geométrica entre la región óhmica (trióda) y la región de saturación (activa) del JFET.

- 3) **Ajuste paramétrico computacional:** Los datos experimentales de las corrientes de saturación correspondientes a cada nivel de V_{GS} fueron procesados mediante el algoritmo central del script `main.py`. Este software aplicó un procedimiento de regresión no lineal basado en el método de mínimos cuadrados ponderados sobre la ecuación clásica de Shockley:

C. Implementación y Medición de las Redes de Polarización

En la fase final del desarrollo experimental, se diseñaron y ensamblaron sobre una matriz de contactos (*protoboard*) tres topologías de polarización de corriente continua de uso común en ingeniería electrónica. El comportamiento estático de cada red se evaluó alterando intencionalmente las condiciones de carga pasiva para estudiar la estabilidad del punto de operación estático (Q):

- **Configuración de Polarización Fija (*Fixed-Bias*):** Se construyó la malla de entrada aplicando un voltaje de control constante en la compuerta. La respuesta del circuito se caracterizó bajo tres condiciones de carga lineal diferentes mediante la sustitución sucesiva de la resistencia de drenador (R_D).
- **Configuración de Autopolarización (*Self-Bias*):** Se implementó la red realimentada por fuente y se evaluó dinámicamente mediante la variación sistemática de tres combinaciones complementarias de valores para la re-




Fig. 9: Diagrama de flujo del script supervisor ejecutado en Python (*captura.py*).

sistencia de drenador (R_D) y la resistencia de fuente (R_S).

- **Configuración de Polarización por Divisor de Voltaje (Voltage-Divider-Bias):** Se estructuró una red de instrumentación robusta mediante un puente resistivo en la entrada. Para este circuito, se modificaron y analizaron tres conjuntos independientes de valores para el cuarteto resistivo constituido por R_1 , R_2 , R_D y R_S .

Para cada una de las variaciones físicas efectuadas en los tres circuitos anteriores, se recolectaron sistemáticamente




Fig. 10: Diagrama de flujo del algoritmo de procesamiento matemático, ajuste de curvas y resolución de redes de polarización (*main.py*).

las variables eléctricas puntuales mediante instrumentos de medición digital calibrados. Los registros fueron estructurados de forma automática dentro del archivo de texto plano *resultados_lab_2N5457.txt*, discriminando las siguientes variables:

- **Voltajes de nodo respecto a referencia:** Voltaje de drenador (V_D), voltaje de compuerta (V_G) y voltaje de fuente (V_S).
- **Corrientes de terminal:** Corriente de drenador (I_D), corriente de fuente (I_S) y corriente de compuerta (I_G).

Esta base de datos experimental se preservó de forma íntegra

con el propósito de efectuar, en las etapas posteriores del informe, un análisis comparativo y de error relativo frente a las predicciones del modelo gráfico y las simulaciones numéricas ideales de corriente continua.

III. ANÁLISIS DE RESULTADOS E INTERPRETACIÓN FÍSICA

Previo al análisis estático del dispositivo, el ecosistema de adquisición automatizada registró las variables dinámicas en el dominio del tiempo para validar la integridad de las señales analógicas digitalizadas por el ESP32. En la Figura 11 se exhibe el comportamiento temporal del voltaje capturado a través de los canales del ADC, evidenciando la sincronización y estabilidad del barrido automatizado.




Fig. 11: Señales temporales de voltaje capturadas por la etapa de instrumentación del sistema DAQ para un $V_{GS} = -0.142$ V.

De forma complementaria, la Figura 12 presenta el perfil de corriente transitoria derivado de la caída de potencial en la resistencia de instrumentación, confirmando la ausencia de componentes espurios significativos o ruidos de alta frecuencia de gran amplitud antes del filtrado digital en Python.




Fig. 12: Perfil de corriente en el dominio del tiempo registrado durante el barrido automatizado para un $V_{GS} = -0.142$ V.

Una vez consolidadas las bases de datos en formato de texto plano, el script `main.py` ejecutó el análisis de regresión no lineal para remover las desviaciones instrumentales y aislar el comportamiento intrínseco del semiconductor. La Figura 13 ilustra el proceso de optimización matemática y ajuste por mínimos cuadrados aplicado sobre los vectores de corriente filtrados, minimizando el error cuadrático medio frente a las lecturas experimentales crudas.




Fig. 13: Procesamiento estadístico y regresión numérica de los datos de corriente de drenador para un $V_{GS} = -0.142$ V.

Se presenta en la Figura 14, la cual despliega la familia de curvas características de drenador (I_D vs. V_{DS}) indexadas para los diferentes pasos de voltaje de compuerta-fuente (V_{GS}) configurados de manera externa. En este gráfico se aprecia con total claridad la transición del transistor desde la región óhmica o de triodo hacia la región de saturación. Asimismo, la pendiente incremental y sostenida que exhiben las trazas en la zona activa pone de manifiesto el impacto del fenómeno físico de modulación de longitud de canal (λ), aportando el soporte gráfico que justifica las no idealidades analizadas en los resultados de polarización.




Fig. 14: Familia completa de curvas características de drenador reales extraídas para el JFET bajo estudio.

Como resultado directo de la optimización, la Figura 15 expone la curva de transferencia estática (I_D vs. V_{GS}) del transistor 2N5457. En esta gráfica se contrasta la distribución de los puntos empíricos medidos frente a la traza analítica calculada mediante el modelo calibrado de Shockley, convalidando gráficamente la precisión del ajuste en la región de saturación y permitiendo la localización matemática exacta del voltaje de corte (V_p) e I_{DSS} y el punto de operación (V_{GSQ} , I_{DQ}).

A. Análisis de la Caracterización y Parámetros del JFET

El análisis determinó un punto de operación óptimo para amplificación lineal definido por un voltaje compuerta-fuente $V_{GSQ} = -0.2387$ V y una corriente de drenador de saturación $I_{DQ} = 4.432$ mA. A partir de este punto Q , se calculó una




Fig. 15: Curva de transferencia experimental y modelo cuadrático ajustado de Shockley para el JFET 2N5457.

transconductancia dinámica $g_m = 5.85$ mS, la cual establece una ganancia teórica de voltaje de $A_v = -5.85$ V/V.

Un hallazgo crítico en esta etapa de caracterización corresponde a la cuantificación de los efectos físicos de segundo orden. El algoritmo de ajuste de curvas detectó una resistencia dinámica de salida finita $r_d \approx 5.99$ k Ω (evaluada a $V_{GS} = -0.142$ V) y un parámetro de modulación de longitud de canal $\lambda = 0.02605$ V $^{-1}$. Físicamente, la magnitud no nula de λ se traduce en una pendiente positiva visible en la zona de saturación de las curvas características de drenador, lo que demuestra que el canal real no se comporta como una fuente de corriente perfecta. Debido a que las ecuaciones analíticas de diseño rápido (como la ecuación ideal de Shockley) asumen de forma estricta que $r_d \rightarrow \infty$, la presencia de esta fuga resistiva intrínseca constituye la principal fuente de error sistemático y justifica las discrepancias que se presentarán al contrastar estos datos con las mediciones empíricas en la protoboard.

B. Síntesis y Diseño Analítico de las Redes de Polarización

Una vez extraídos los parámetros intrínsecos del transistor 2N5457 mediante el algoritmo de ajuste no lineal, se definió un punto de operación estático (Q) objetivo. Asumiendo una fuente de alimentación del laboratorio de $V_{DD} = 15.0$ V, se estableció un voltaje drenador-fuente central $V_{DSQ} = 7.50$ V para garantizar la máxima excursión simétrica de la señal en futuras aplicaciones de amplificación lineal. Las coordenadas operativas dictaminadas del punto Q , resultaron en un voltaje de control $V_{GSQ} = -0.2387$ V y una corriente continua de drenaje $I_{DQ} = 4.432$ mA.

Con el propósito de forzar al JFET a operar exactamente en este punto Q dentro del banco de pruebas, se calcularon analíticamente los componentes pasivos para las tres topologías clásicas de polarización. Las ecuaciones de síntesis de diseño arrojaron los siguientes valores teóricos exactos:

- **Red de Polarización Fija (*Fixed-Bias*):** Dado que la terminal de la fuente está sólidamente aterrizada ($V_S = 0$ V), el potencial de compuerta debe ser suministrado por una fuente externa en polarización inversa. Se requiere un voltaje $V_{GG} = |V_{GSQ}| = 0.2387$ V. Por su parte, la resistencia de drenador absorbe el remanente de la caída

de tensión dictada por la malla de salida:

$$R_D = \frac{V_{DD} - V_{DSQ}}{I_{DQ}} = 1692.30 \Omega$$

- **Red de Autopolarización (*Self-Bias*):** Para independizar el circuito de la segunda fuente V_{GG} , se utiliza una resistencia de surtidor R_S que eleva el potencial V_S respecto a tierra. Al mantener la compuerta conectada a una referencia de 0 V, se logra el V_{GS} negativo requerido por la Ley de Ohm:

$$R_S = \frac{|V_{GSQ}|}{I_{DQ}} = 53.86 \Omega$$

La resistencia de drenador correspondiente se recalcula considerando esta nueva caída de tensión en el surtidor:

$$R_D = \frac{V_{DD} - V_{DSQ} - |V_{GSQ}|}{I_{DQ}} = 1638.44 \Omega$$

- **Red por Divisor de Voltaje (*Voltage-Divider-Bias*):** Para maximizar la estabilidad térmica y reducir sustancialmente la dependencia ante la dispersión paramétrica de los semiconductores, se propuso elevar intencionalmente el voltaje de surtidor a un nivel robusto de $V_S = 2.0$ V. A partir de esta premisa de diseño, se dimensionó la red:

$$R_S = \frac{V_S}{I_{DQ}} = 451.28 \Omega$$

El divisor de voltaje resistivo se encarga de proveer el potencial positivo en la compuerta ($V_G = V_{GSQ} + V_S$). Fijando arbitrariamente $R_2 = 100$ k Ω para garantizar una alta impedancia de entrada, se obtiene la resistencia superior:

$$R_1 = 751.65 \text{ k}\Omega$$

Finalmente, la resistencia de carga en el drenador asume la caída de tensión restante para cerrar la malla principal:

$$R_D = \frac{V_{DD} - V_{DSQ} - V_S}{I_{DQ}} = 1241.02 \Omega$$

Los resultados expuestos en esta etapa corresponden a magnitudes matemáticas absolutas e ideales calculadas por el entorno virtual de diseño. Para la materialización de los circuitos en el entorno físico, estos parámetros fueron aproximados a los valores comerciales estándar de las series E12 y E24 más cercanos (tal como se consolidó en la Tabla III), lo cual constituye una variable de holgura controlada que justifica las ligeras desviaciones observadas durante las mediciones experimentales.

Como se observa en la Tabla I, al implementar físicamente las resistencias exactas dictadas por la síntesis analítica, el JFET converge exitosamente a su punto estático de diseño ($V_{DSQ} \approx 7.5$ V), garantizando máxima excursión simétrica. Adicionalmente, los márgenes de error experimental validan de forma empírica la jerarquía de estabilidad térmica de las topologías: la polarización fija exhibió la mayor vulnerabilidad paramétrica ($\sim 4.2\%$), mientras que la inclusión del divisor de voltaje y la resistencia de fuente (R_S) logró estabilizar

la corriente del canal con un error marginal inferior al 1%, demostrando la contundente eficacia de la retroalimentación negativa.

TABLA I: Verificación Experimental del Punto de Operación Óptimo con Valores de Diseño Matemático

Configuración	Parámetro	Valor Teórico	Valor Experimental	Error Relativo (% E_r)
Polarización Fija	V_{GSQ} (V)	-0.2387	-0.2460	3.06%
	I_{DQ} (mA)	4.4320	4.6200	4.24%
	V_{DSQ} (V)	7.5000	7.1816	4.25%
Autopolarización	V_{GSQ} (V)	-0.2387	-0.2430	1.80%
	I_{DQ} (mA)	4.4320	4.5100	1.76%
	V_{DSQ} (V)	7.5000	7.3677	1.76%
Divisor de Voltaje	V_{GSQ} (V)	-0.2387	-0.2410	0.96%
	I_{DQ} (mA)	4.4320	4.4600	0.63%
	V_{DSQ} (V)	7.5000	7.4523	0.64%

C. Evaluación de Errores y Comparación Teórico-Experimental

Con el propósito de validar la exactitud del modelo matemático calibrado mediante instrumentación virtual, se contrastaron los parámetros analíticos con las lecturas experimentales obtenidas de forma directa en el banco de pruebas analógico. Las discrepancias observadas se cuantificaron mediante el cálculo del error porcentual relativo. En la Tabla II se consolida el comportamiento del JFET 2N5457 en su punto de operación óptimo y sus parámetros de pequeña señal.

Como se evidencia en los resultados, todas las variables medidas se posicionan dentro de un margen de error controlado de entre el 7 y el 8. La corriente de drenador experimental ($I_{DQ} = 4.786$ mA) exhibió un incremento del 7.99 respecto al valor predictivo; este fenómeno físico es atribuible principalmente a la modulación de longitud de canal previamente descrita (fuga de la resistencia r_d), que evita que la corriente se estabilice de manera ideal, sumado a la tolerancia de manufactura de las resistencias utilizadas en la protoboard. Por su parte, la transconductancia dinámica medida presentó una leve atenuación ($g_m = 5.44$ mS), lo que derivó en una ganancia de voltaje real de $A_v = -6.32$ V/V (una desviación del 8.00 respecto a la magnitud ideal proyectada).

TABLA II: Comparativa Teórico-Experimental del Punto Q Óptimo y Pequeña Señal

Variable / Parámetro	Valor Teórico	Valor Experimental	Error (% E_r)
Voltaje V_{GSQ} (V)	-0.2387	-0.2554	7.00%
Corriente I_{DQ} (mA)	4.4320	4.7860	7.99%
Transconductancia g_m (mS)	5.8500	5.4400	7.01%
Ganancia de Voltaje A_v (V/V)	-5.8499	-6.3178	8.00%
Resistencia de Salida r_d (k Ω)	5.9927	5.5133	8.00%

D. Configuraciones de Ensayo y Selección de Componentes

Con el propósito de caracterizar dinámicamente el comportamiento del transistor JFET 2N5457 bajo diferentes condiciones de carga y niveles de conducción, se estructuró una matriz experimental compuesta por tres ensayos independientes

para cada una de las topologías de polarización propuestas. Los valores nominales de los elementos resistivos de drenaje (R_D), fuente (R_S) y del divisor de tensión (R_1 y R_2), así como las magnitudes de las fuentes de tensión externas aplicadas (V_{GG}), se consolidan de manera sistemática en la Tabla III. Esta selección paramétrica permite evaluar la estabilidad del punto de operación Q frente a variaciones controladas en la red de carga.

TABLA III: Dimensionado de Componentes y Parámetros de Excitación para los Circuitos de Prueba JFET 2N5457

Configuración / Ensayo	V_{GG} (V)	R_D (Ω)	R_S (Ω)	R_1 (k Ω)	R_2 (k Ω)
Polarización Fija					
Fixed Bias 1	0.24	820	—	—	—
Fixed Bias 2	0.24	1200	—	—	—
Fixed Bias 3	0.24	1500	—	—	—
Autopolarización					
Self Bias 1	—	820	56	—	—
Self Bias 2	—	1200	56	—	—
Self Bias 3	—	1500	56	—	—
Divisor de Voltaje					
Divider Bias 1	—	1000	220	200	10
Divider Bias 2	—	1200	330	110	10
Divider Bias 3	—	1500	470	68	10

E. Estudio Comparativo de las Redes de Polarización

El comportamiento estático del JFET se evaluó contrastando las aproximaciones teóricas ideales frente a los registros físicos recolectados por el sistema de adquisición en el archivo `resultados_lab_2N5457.txt`. El análisis detallado de cada topología de circuito se expone a continuación:

1) *Fenómeno de Corte en la Configuración de Polarización Fija (Fixed-Bias)*: En las tres pruebas asociadas a la red de polarización fija, la malla de entrada impuso un voltaje constante de compuerta-fuente optimizado, que en las lecturas experimentales osciló alrededor de $V_{GS} \approx -0.25$ V. Los datos demostraron de forma unánime que el transistor entró exitosamente en conducción, registrando una corriente de drenador en el rango de 4.11 mA a 4.82 mA. La caída de tensión a través de las distintas resistencias de carga permitió que el voltaje drenador-fuente se estableciera en un nivel estático operativo de V_{DS} entre 7.86 V y 10.69 V, alejándose de la saturación extrema y garantizando un margen de excursión asimétrico frente a la fuente de alimentación del laboratorio. La explicación física de este comportamiento radica en que el voltaje de control externo se mantuvo estrictamente por debajo de la magnitud del umbral de apagado intrínseco del componente ($|V_{GS}| < |V_p|$). Esta condición de polarización inversa moderada provocó que las regiones de vaciamiento de la unión p-n en la compuerta se expandieran de manera controlada, estrechando el canal n sin llegar a obstruir ni estrangular su sección transversal geométrica. Al preservarse el corredor para el flujo cinético de los portadores de carga mayoritarios (electrones), el JFET operó de forma continua en su zona de saturación activa, comportándose como una fuente de corriente controlada por voltaje, condición indispensable para su uso en circuitos de amplificación lineal.

2) *Análisis de Estabilidad en las Redes de Autopolarización y Divisor de Voltaje:* A diferencia de la rigidez operativa de la polarización fija, las configuraciones de autopolarización (*self-bias*) y por divisor de voltaje demostraron una resiliencia superior ante las discrepancias paramétricas del semiconductor. En la red de Autopolarización 1, el modelo teórico estimó un punto de operación estático balanceado con una corriente $I_{DQ} \approx 0.56$ mA; no obstante, el entorno experimental registró un valor real de 0.39 mA.

Esta desviación cuantitativa se encuentra directamente ligada a la presencia de la resistencia de fuente (R_S). En estas topologías, R_S introduce un lazo de retroalimentación negativa de corriente continua de alta eficacia: si la corriente de drenador I_D tiende a incrementarse debido a efectos térmicos o variaciones estructurales de la muestra, la caída de tensión en la fuente ($V_S = I_D R_S$) aumenta proporcionalmente. Dado que el voltaje de compuerta se encuentra amarrado a una referencia pasiva, el voltaje neto de control se vuelve más negativo ($V_{GS} = V_G - V_S$), ejerciendo una acción de control correctiva que estrangula levemente el canal y fuerza a la corriente a estabilizarse en torno al punto de diseño Q . Este mecanismo de autorregulación ausente en la malla de polarización fija es el responsable de amortiguar el impacto de las no idealidades del transistor en aplicaciones industriales reales de pequeña señal.

Para plasmar de manera sintética la comparación de las variables eléctricas de cada red resistiva, se estructuraron las Tablas IV, V y VI.

TABLA IV: Comparativa de Resultados Teóricos vs. Experimentales para la Red de Polarización Fija (*Fixed-Bias*)

Ensayo / Tipo	V_{GSQ} (V)	I_{DQ} (mA)	V_{DSQ} (V)	V_D (V)	V_S (V)
Ensayo 1					
Teórico	-0.2400	4.4243	11.3720	11.3720	0.0000
Experimental	-0.2592	4.1146	10.6897	10.6897	0.0000
Ensayo 2					
Teórico	-0.2400	4.4243	9.6908	9.6908	0.0000
Experimental	-0.2280	4.8225	10.4660	10.4660	0.0000
Ensayo 3					
Teórico	-0.2400	4.4243	8.3635	8.3635	0.0000
Experimental	-0.2616	4.1589	7.8617	7.8617	0.0000

TABLA V: Comparativa de Resultados Teóricos vs. Experimentales para la Red de Autopolarización (*Self-Bias*)

Ensayo / Tipo	V_{GSQ} (V)	I_{DQ} (mA)	V_{DSQ} (V)	V_D (V)	V_S (V)
Ensayo 1					
Teórico	-0.2459	4.3906	11.1538	11.3997	0.2459
Experimental	-0.2655	4.6979	10.4846	10.7157	0.2655
Ensayo 2					
Teórico	-0.2459	4.3906	9.4854	9.7313	0.2459
Experimental	-0.2287	4.1272	10.2442	10.5098	0.2287
Ensayo 3					
Teórico	-0.2459	4.3906	8.1682	8.4141	0.2459
Experimental	-0.2680	4.7857	7.5965	7.8251	0.2680

TABLA VI: Comparativa de Resultados Teóricos vs. Experimentales para la Red de Divisor de Voltaje (*Voltage-Divider-Bias*)

Ensayo / Tipo	V_{GSQ} (V)	I_{DQ} (mA)	V_{DSQ} (V)	V_D (V)	V_S (V)
Ensayo 1					
Teórico	-0.2484	4.3761	9.6612	10.6239	0.9627
Experimental	-0.2335	4.7699	9.0815	9.9865	1.0205
Ensayo 2					
Teórico	-0.2299	4.4845	8.1387	9.6186	1.4799
Experimental	-0.2483	4.2154	8.8712	10.3881	1.3615
Ensayo 3					
Teórico	-0.2183	4.5562	6.0243	8.1657	2.1414
Experimental	-0.2030	4.9662	5.5424	7.5125	1.9700

F. Cuantificación de Errores y Fuentes de Desviación

Con la finalidad de dotar a la investigación de rigor científico formal, se evaluó numéricamente el desfase existente entre el comportamiento idealizado y el real. Los márgenes de error obtenidos se justifican y atribuyen a tres factores de desviación tecnológica característicos de la ingeniería práctica:

- 1) **Tolerancia intrínseca de los componentes pasivos:** Las resistencias comerciales utilizadas para fijar las rectas de carga del circuito poseen una tolerancia nominal del 1% o 5%. Estas variaciones alteran sutilmente las pendientes de las rectas de carga estática en los planos coordenados, desplazando de forma inevitable el punto de intersección real de operación Q .
- 2) **Efecto de carga de los instrumentos de adquisición:** El convertidor analógico-digital (ADC) integrado en el microcontrolador ESP32 presenta una impedancia interna de entrada finita. Al acoplarse directamente a los nodos de alta impedancia del JFET (especialmente en la malla de compuerta), se drena una microcorriente parásita hacia los canales de lectura, generando caídas de tensión adicionales que modifican levemente el balance operativo del circuito en la *proto-board*.
- 3) **Aproximación matemática del modelo de Shockley:** La ecuación clásica empleada para el diseño asume una respuesta cuadrática perfecta, estática e inmune a variables contextuales. Este modelo teórico idealizado ignora deliberadamente los efectos físicos térmicos de segundo orden y la modulación de longitud de canal. Al haber detectado un coeficiente $\lambda = 0.026050 \text{ V}^{-1}$ mediante el script de optimización de Python, queda demostrado matemáticamente que el transistor real disipa energía y altera su conducción en función del potencial de salida, una asimetría física que el modelo ideal es incapaz de predecir.

IV. CONCLUSIONES

- 1) **Eficacia del Ecosistema de Caracterización Automatizada:** Se demostró que la implementación de un sistema de adquisición de datos basado en el acoplamiento del firmware `captura.ino` con el entorno de procesamiento en Python (`main.py`) reduce de forma drástica la incertidumbre experimental y el

error humano sistemático asociados a la toma analógica manual con multímetro. Asimismo, el uso del algoritmo de optimización numérica por mínimos cuadrados sobre la ecuación analítica de Shockley validó ser una metodología robusta para la extracción precisa de parámetros eléctricos individuales como la corriente máxima de saturación (I_{DSS}) y el voltaje de estrangulamiento (V_p). Esta técnica es de crucial importancia en ingeniería electrónica debido a que los transistores comerciales de un mismo lote de fabricación exhiben una alta dispersión paramétrica, haciendo que la caracterización automatizada sea indispensable para el diseño de circuitos de alta fidelidad.

- 2) **Manifestación Física de los Efectos de Segundo Orden:** Se validó experimentalmente que el transistor JFET real 2N5457 presenta desviaciones notables respecto al comportamiento de una fuente de corriente ideal en su zona activa. La cuantificación de un parámetro de modulación de longitud de canal finito ($\lambda = 0.026050 \text{ V}^{-1}$) y una resistencia dinámica de salida restrictiva ($r_d \approx 5.99 \text{ k}\Omega$) justifican la pendiente positiva observada en las curvas características de drenador en saturación. Este fenómeno físico evidencia que las aproximaciones analíticas clásicas que asumen una resistencia r_d infinita son modelos matemáticos útiles para estimaciones preliminares y rápidas, pero resultan insuficientes para análisis circuitales de alta precisión o diseños de etapas de amplificación con criterios estrictos de linealidad.
- 3) **Sensibilidad Estática y Vulnerabilidad en la Red Fixed-Bias:** A diferencia del tanteo empírico inicial que llevaba al transistor al estrangulamiento, la implementación de los parámetros matemáticamente optimizados ($V_{GG} \approx 0.24 \text{ V}$) permitió estabilizar al componente en su región de saturación activa ($I_D \approx 4.4 \text{ mA}$). Sin embargo, se evidenció teórica y experimentalmente que esta configuración posee una alta vulnerabilidad operativa debido a la ausencia total de lazos analógicos de autorregulación. Al imponer un voltaje estático y rígido de compuerta-fuente, cualquier fluctuación térmica o tolerancia en la fuente externa recae de manera directa y desproporcionada sobre la anchura del canal n. Esto demuestra que la arquitectura de polarización fija es altamente inestable frente a la dispersión paramétrica natural del JFET, limitando severamente su viabilidad en escenarios prácticos.
- 4) **Estabilización del Punto Q Mediante Retroalimentación Negativa:** Se determinó cuantitativamente que las redes de polarización que incorporan un elemento pasivo en la terminal de la fuente (R_S) proveen una estabilidad marcadamente superior en la fijación del punto de operación estático (Q) en comparación con la malla de polarización fija. El voltaje dependiente desarrollado en la terminal de la fuente actúa físicamente como un lazo de retroalimentación negativa que modula dinámicamente el potencial neto de control V_{GS} , amortiguando el impacto de las variaciones térmicas

y la tolerancia comercial de los componentes. Entre las arquitecturas analizadas, la topología por divisor de voltaje (*voltage-divider-bias*) demostró la mayor robustez en el entorno de laboratorio, aislando eficazmente la corriente del canal frente a perturbaciones extremas y garantizando la linealidad de la etapa.

REFERENCES

- [1] R. L. Boylestad and L. Nashelsky, *Dispositivos Electrónicos y Teoría de Circuitos*, 10ma o 11ma. México: Pearson Educación, 2009.
- [2] D. A. Neamen, *Física y Dispositivos de Semiconductores: Principios Básicos*, 3ra o 4ta. Madrid o México: McGraw-Hill Interamericana, 2003.
- [3] P. F. Dunn, *Measurement and Data Analysis for Engineering and Science*. CRC Press, 2012, pp. 1–650.