Encadeamento de Instruções


Arquitetura de Computadores Mestrado Integrado em Engenharia Informática

Material de Apoio

- "Computer Organization and Design: The Hardware / Software Interface"
 David A. Patterson, John L. Hennessy; 5th Edition, 2013
 - Secção 4.5 (pags. 272 .. 286) An overview of pipeline
 - Secção 4.6 (pags. 286 .. 300) Pipeline datapath (and control)
 - Secção 4.7 (pags. 303 .. 316) Data hazards
 - Secção 4.8 (pags. 316 .. 325) Control hazards

- "Computer Systems: a Programmer's Perspective"; Randal E. Bryant, David R. O'Hallaron--Pearson (2nd ed., 2011)
 - Secção 4.4 (pags. 391 .. 398) General principles of pipelining
 - Secção 4.5 (pags. 400 .. 446) Pipelined Y86 implementations

Exemplo Sequencial



- Toda a computação feita num único ciclo:
 300 ps para gerar os resultados + 20 ps para os armazenar
- Ciclo do relógio >= 320 ps

Tempo de execução de uma instrução -> Latência= 320 ps

Frequência relógio = $ciclo^{-1} \le 1 / 320E-12 = 3.12 GHz$

Execução de Instruções: Fases

- Execução de uma instrução
 - 1. Leitura (Fetch)
 - 2. Descodificação
 - 3. Leitura de Operandos
 - 4. Execução (ALU)
 - Escrita de Resultados

 Estas fases podem ser agrupadas ou reordenadas para permitir a execução das instruções em vários estágios encadeados -> PIPELINE

Encadeamento na Vida Real

Sequencial



Encadeado (Pipeline)




Paralelo



Ideia

- Dividir processo em estágios independentes
- Objectos movem-se através dos estágios em sequência
- Em cada instante, múltiplos objectos são processados simultaneamente

Encadeamento: Exemplo



- Dividir lógica combinatória em 3 estágios de 100 ps cada
- Nova instrução começa logo que a anterior termina o primeiro estágio: Ciclo >= 120 ps

Latência = nº estágios * ciclo = 3 * 120 = 360 ps


Frequência <= 1/120E-12 = 8.33 GHz

Encadeamento: Diagramas

Sequencial



- Só começa uma nova instrução quando a anterior termina
- Encadeada com três estágios



- 3 instruções simultâneas
- Latência: cada instrução necessita sempre de 3 ciclos


Desempenho

- Arquitectura sequencial (1 único estágio) -> CPI = 1
- Numa arquitectura com pipeline (e assumindo por enquanto um programa com um elevado número de instruções (#I > #estágios), todas independentes umas das outras, qual o CPI?
- CPI = 1 (em cada ciclo termina 1 instrução)

$$T_{exec} = \frac{CPI^* \# I}{f}$$


- Onde se ganha com o pipeline?
- > O período do relógio (Tcc) pode ser menor do que na arquitectura sequencial (ciclo único), logo a frequência do relógio aumenta
- Veremos posteriormente que as arquitecturas encadeadas implicam um aumento do CPI (>1, para máquinas com um único *pipeline*)

Limitações: Latências não uniformes



- Período do relógio limitado pelo estágio mais lento
- Outros estágios ficam inactivos durante parte do tempo
- Desafio: decompor um sistema em estágios balanceados

Limitações: custo do registo




- Pipelines mais profundos têm maiores custos associados aos registos
- Percentagem de tempo devido aos registos por instrução:
 - 1-stage pipeline: 6.25% (020 em 320 ps)
 - 3-stage pipeline: 16.67% (060 em 360 ps)
 - 6-stage pipeline: 28.57% (120 em 420 ps)


Instruction Level Parallelism

- As arquitecturas em pipeline exploram o paralelismo ao nível das instruções
- Uma vez que cada instrução se encontra num estágio diferente de execução, o pipeline permite reduzir o período do relógio
- O CPI com pipeline é normalmente superior a 1, devido a dependências entre instruções (a ver adiante)
- Outras formas de paralelismo, mesmo ao nível das instruções diminuem o CPI, como forma de aumentar o desempenho (tempo de resposta ou débito).

Arquitectura sequencial simples



Arquitectura encadeada simples



Pipeline : Execução

I1: movl \$10, %eax

12: movl 30(%ebx), %ecx

13: addl %esi, %edi


I4: subl %esi, %ebx

I5: jmp MAIN


I6: ...

	1	2	3	4	5
I1	F	D	E	W	
12		F	D	Е	W
13			F	D	Е
14				F	D
15					F
16					


AC - Encadeamento



12 Dependências de Controlo - jXX WR I1: subl %eax, %eax **I2:** jz I5 B1 **ALU** FLAGS 13: addl %esi, %edi ? stalling I4: subl %esi, %ebx **ER** I5: addl %ecx, %edx **REGS** D MEM 5 6 1 B2 ADDREVAL F E W W E DR



AC - Encadeamento




Dependências de dados


I1: movl \$10, %eax

12: addl %ebx, %eax

I3: movl \$20, %ecx

I4: movl \$20, %edx





Dependências de dados

12 P


I1: movl \$10, %eax

12: movl \$20, %ecx

13: addl %ebx, %eax

I4: movl \$20, %edx

	1	2	3	4		5	6	
I1	F	D	Е	W				
12		F	D	Е		W		
В1					>	E	W	
13			H	D		D	Е	
14				F		F	D	
				F		F)



Dependências de dados 11: movl \$10, %eax 12: addl %ebx %eax 13: movl \$20, %ebx 14: movl \$20, %edx 14: movl \$20, %edx


- Os registos são escritos apenas no estágio de WRITEBACK
- Se uma instrução tenta ler um registo antes da escrita estar terminada é necessário resolver a dependência RAW (Read After Write)
- Injectando "bolhas" (NOPs) no estágio de execução a leitura é adiada até ao ciclo imediatamente a seguir à escrita


Dependências e stalling

- Se uma instrução depende da execução de uma instrução anterior
- Se essa instrução anterior não terminou ainda
- Então o processador aguarda (stalls) os ciclos necessários, injectando NOPs no pipeline

 Os processadores modernos só recorrem ao stalling quando não existe alternativa possível.

Dependências de Controlo - jXX





Dependências de Controlo - j XX

- Prevê-se que o salto é sempre tomado
- A correcção da previsão é determinada posteriormente, quando a instrução de salto termina o estágio de execução
- Se a previsão estiver errada as instruções que entretanto foram lidas para o pipeline são convertidas em nops:
 - Injecção de "bolhas"
- Isto é possível porque estas instruções ainda não tiveram hipótese de alterar o estado da máquina
 - Escritas que alteram o estado acontecem apenas no final do estágio de "WRITEBACK" (Registos)
- *stall* do pipeline (injecção de "bolhas"): resulta num desperdício de um número de ciclos igual ao número de bolhas injectadas

Dependências de Controlo - jXX

Previsão estática dos saltos

- Análises estatísticas: saltos condicionais são tomados em 60% dos casos.
 Prever que o salto é tomado (*Taken*) acerta mais do que metade das vezes
- Alternativas: NT Not Taken
 BTFNT Backward Taken, Forward Not Taken

Previsão dinâmica dos saltos


- A previsão é feita em tempo de execução baseada no historial recente
- Branch prediction buffer tabela que guarda para cada instrução de salto do programa 1 bit indicando se o salto foi ou não tomado na última execução

De facto este *buffer* tem um número limitado de entradas e guarda informação apenas sobre as últimas instruções de salto

Dependências de Controlo - ¬XX


Branch delay slot

- A instrução a seguir ao salto é sempre executada. Compete ao compilador colocar a seguir ao salto uma instrução executável (ou um nop).
- Técnica caiu em desuso devido à profundidade dos *pipelines* actuais



Instruções condicionais

- instrução é executada dependendo das *flags*, reduzindo saltos condicionais.
- IA32 tem moves condicionais, o ARMv7 tem um campo condicional para quase todas as instruções.




Data forwarding: Motivação


- As dependências de dados são demasiado comuns
- Resolvê-las recorrendo à injecção de "bolhas" resulta no desperdício de um elevado número de ciclos, comprometendo o desempenho do pipeline
- A realimentação de dados (data forwarding) propõe-se resolver estas dependências de dados, diminuindo o número de bolhas injectadas (logo o número de ciclos desperdiçados)

• As dependências de controlo não sofrem qualquer alteração.

Data Forwarding

- Problema
 - Um registo é lido na fase de DECODE
 - A escrita só ocorre na fase de WRITEBACK
- Observação
 - O valor a escrever no registo existe dentro do pipeline desde a fase de execução
- Resolução do problema
 - Passar o valor necessário directamente do estágio onde está disponível (E ou W) para o estágio de DECODE





ARM Cortex A8





FIGURE 4.75 – Patterson & Hennessy; Computer Organization & Design – 5th Edition, Elsevier, 2013 The A8 pipeline (14 stages):

- . The first three stages fetch instructions into a 12-entry instruction fetch buffer. The *Address Generation Unit* (AGU) uses a *Branch Target Buffer* (BTB), *Global History Buffer* (GHB), and a *Return Stack* (RS) to predict branches to try to keep the fetch queue full;
- . Instruction decode is five stages;
- . instruction execution is six stages.
- . 2 execution pipelines: minimum CPI = 0.5 (median of 2.0 with SPEC2000 benchmarks)

Intel Core i7 920

- instruções da arquitectura versus micro-ops
- registos arquitecturais versus registos físicos
- 6 unidades funcionais
- CPI mínimo = 0.25 (apenas 4 instruções podem ser convertidas em micro-ops simultaneamente),
 mediana da SPEC2000 benchmark = 0.76



Pipeline: Resumo

- Execução de n instruções simultaneamente em diferentes estágios
- Permite aumentar a frequência do relógio
- Dependências de Dados
 - stalling : injecção de bolhas (NOPs)
 - realimentação: elimina penalizações
- Dependências de Controlo
 - Saltos condicionais implicam execução especulativa (previsão do salto)
 - previsão errada implica stalling do pipeline