VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING

—о0о—



HOMEWORK REPORT

Chương 3 - Thiết kế mạch tổ hợp

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design

and Verification (EE3213)

GROUP: 04

List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2213874	Nguyễn Thanh Tùng	L01
2	2210780	Nguyễn Đại Đồng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

Mục lục

Câu 2		1
a)		1
b)		4
c) .		8
Câu 6		12
a)		13
b)		17
c) .		24
Dan	h sách hình vẽ	
1	Sơ đồ logic của bộ LOPD 4bit	1
2	Sơ đồ logic của bộ LOPD 8bit	2
3	Sơ đồ logic của bộ LOPD 16bit	3
4	Sơ đồ logic của bộ LOPD 24-bit.	4
5	Sơ đồ logic của bộ Comparator 2-bit	14
6	Sơ đồ logic của bộ Comparator 4-bit	15
7	Sơ đồ logic của bộ Comparator 8-bit	16
8	Bộ so sánh và swap giá trị trong Bitonic Merger Sort	17
9	Bộ sắp xếp Bitonic Merger Sort	17
Dan	h sách bảng	
1	Bảng sự thật của bộ phát hiện bit 1 (Leading one position) cho 4 bit	1
2	Bảng sự thật cho bộ so sánh 2-bit $A < B$	13

List of Listings

1	Chương trình mô tả LOPD 4-bit	5
2	Chương trình mô tả LOPD 8-bit	5
3	Chương trình mô tả LOPD 16-bit	6
4	Chương trình mô tả LOPD 24-bit	7
5	Giải thuật chứng minh kết quả của bộ LOPD 24-bit	8
6	Test trường hợp 24-bit không có bit 1	9
7	Kết quả của trường hợp 24-bit không có bit 1	9
8	Test 24 trường hợp vị trí bit 1 cho bộ LOPD 24-bit	9
9	Kết quả của TestCase1	9
10	Test 100 trường hợp đầu vào ngẫunhiên cho bộ LOPD 24-bit	10
11	Kết quả của TestCase2	10
12	Kết quả của tổng kết của bài test	11
13	Chương trình mô tả bộ so sánh 2-bit	17
14	Chương trình mô tả bộ so sánh 4-bit	18
15	Chương trình mô tả bộ so sánh 8-bit	18
16	Chương trình mô tả một đơn vị của bộ Bitonic Merger Sort	19
17	Chương trình mô tả bộ Bitonic Merger Sort Block-4	19
18	Chương trình mô tả bộ Bitonic Merger Sort Block-8	21
19	Chương trình mô tả bộ Bitonic Merger Sort 8 phần tử đầu vào	23
20	Giải thuật chứng minh bộ Bitonic Merger Sort 8 phần tử	24
21	Test trường hợp các đầu vào đều là không	25
22	Kết quả khi cho 8 phần tử ngõ vào đều là không	26
23	Test 1 trường hợp ngầu nhiên	26
24	Kết quả khi cho 1 trường hợp ngầu nhiên	27
25	Test 100 trường hợp ngầu nhiên	27
26	Kết quả khi cho 100 trường hợp ngầu nhiên	27
27	Kết quả của tổng kết của bài test	28
28	Kết quả khi cho 8 phần tử ngõ vào đều là không	28
29	Kết quả khi cho 1 trường hợp ngầu nhiên	29
30	Kết quả khi cho 100 trường hợp ngầu nhiên	29
31	Kết quả của tổng kết của bài test	30

Câu 2

Thiết kế mạch tổ hợp tìm vị trí bit 1 đầu tiên (tính từ MSB) của chuỗi 24-bit. Cho các standard cell như sau: cổng not, các cổng logic 2 ngõ vào, mux 2-1, mux 4-1.


a) Thiết kế mạch chỉ được dùng các standard cell trên.

Đầu tiên nhóm em sẽ thiết kế từ một bộ tìm kiếm vị trí bit 1 đầu tiên (tính từ MSB) cho một chuỗi 4-bit trước.


Input			Output		Zero Flag	
X_3	X_2	X_1	X_0	Y_1	Y_0	V
0	0	0	0	0	0	1
0	0	0	1	0	0	0
0	0	1	X	0	1	0
0	1	X	X	1	0	0
1	X	X	X	1	1	0

Bảng 1: Bảng sự thật của bộ phát hiện bit 1 (Leading one position) cho 4 bit.

Từ bảng 1, ta rút gọn và có được mạch như sau:




Hình 1: Sơ đồ logic của bộ LOPD 4bit.




Từ bộ LOPD 4-bit trên, ta triển khai bộ LOPD 8-bit và bộ LOPD 16-bit như sau:

Hình 2: Sơ đồ logic của bộ LOPD 8
bit.



Hình 3: Sơ đồ logic của bộ LOPD 16bit.

Từ bộ LOPD 8-bit và LOPD 16-bit trên, ta ghép lại thành 24-bit với LOPD 8-bit vào vị trí 8-bit cao (từ $23 \rightarrow 16$) và bộ LOPD 16-bit vào 16-bit thấp (từ $15 \rightarrow 0$).



Hình 4: Sơ đồ logic của bộ LOPD 24-bit.

b) Viết chương trình HDL mô tả mạch đã cho.

```
module LOPD_4bit(
      input logic [3:0]
                          i data
      output logic [1:0]
                          o_pos_one,
      output logic
                          o_zero_flag
  );
   // D[3] | D[2] | D[1] | D[0] |P0[3] | P0[2] | P0[1] | P0[0] | ZERO_FLAG |
                                1 0
             0 | 0 | 0 | 0
                                        -1
       0 I
             0 |
                  0 |
                        1
                           1 0
                                 - 1
                                    0
                                        -1
                                           0
                                              - 1
                                                     - 1
                                                           0
                                                                Т
   11
                                                  1
            0
               1
                        X
                             0
                                 1
                                    0
                                        1
11
   //
         1
                  1
                     -1
                           1
                                              - [
                                                                1
                                - 1
12
   11
         1
               -1
                  X
                     - 1
                        X
                           1 0
                                    1
                                        - 1
                                           0
                                              - 1
                                                  0
                   X I
             X I
                        X | 1
   14
15
   // D[3] | D[2] | D[1] | D[0] | P0[1] | P0[0] | ZERO_FLAG |
16
       0 | 0 |
                  0
                     1
                        0 |
                             0
17
       0 |
             0 |
                  0 |
                        1
                           1
                                 - 1
                                        -1
18
   //
       0 | 0 | 1 | X | 0
                                 | 1
                                        0
                                                   П
                                 1
                                     0
                                        1
                                              0
19
   11
       0 |
            1
               X |
                        X
                           1
                                                   -1
20
         -1
             X
               -1
                  X
                     1
                        X
                           - 1
                              1
                                  -1
                                     1
                                         1
21
22
   assign o_zero_flag = ~((o_pos_one[1])|(i_data[1]|i_data[0]));
   assign o_pos_one[1] = i_data[3] | i_data[2];
23
24
   assign o_pos_one[0] = ((~(i_data[3] | i_data[2])) & (i_data[1])) | (i_data[3]);
25
   endmodule
```

Listing 1: Chương trình mô tả LOPD 4-bit.

```
module LOPD_8bit(
     input logic [7:0]
                    i data
     output logic [2:0]
                    o_pos_one,
     output logic
                    o_zero_flag
  );
  // LOPD_4bit_unit_0
  logic w_zero_flag_0;
11
  logic [1:0] w_pos_one_0;
12
  LOPD_4bit LOPD_4bit_unit_0 (
13
    .i_data
              (i_data[3:0]),
14
     .o_pos_one
               (w_pos_one_0),
     .o_zero_flag
              (w_zero_flag_0)
16
  );
17
18
  // LOPD 4bit unit 1
19
  20
21
  logic w_zero_flag_1;
  logic [1:0] w_pos_one_1;
22
  LOPD_4bit LOPD_4bit_unit_1 (
23
24
     .i_data
               (i_data[7:4]),
25
               (w_pos_one_1),
     .o_pos_one
26
     .o_zero_flag (w_zero_flag_1)
27
  );
28
  2.9
30
  // LOD_8bit_unit
  31
32
  assign o_zero_flag = w_zero_flag_0 & w_zero_flag_1;
  assign o_pos_one[2] = ~(w_zero_flag_1);
```

```
34    assign o_pos_one[1] = (w_zero_flag_1) ? w_pos_one_0[1] : w_pos_one_1[1];
35    assign o_pos_one[0] = (w_zero_flag_1) ? w_pos_one_0[0] : w_pos_one_1[0];
36    endmodule
```

Listing 2: Chương trình mô tả LOPD 8-bit.

```
module LOPD_16bit(
      input logic [15:0]
                           i_data ,
      output logic [3:0]
                           o_pos_one,
      output logic
                           o_zero_flag
   );
   // // LOPD_4bit_unit
   logic [1:0] w_one_position_0_0;
11
             w_zero_flag_0_0;
   logic
13
   LOPD_4bit LOPD4BIT_0_0 (
14
      .i_data
                    (i_data[3:0]),
                    (w_one_position_0_0),
15
      .o_pos_one
16
      .o_zero_flag (w_zero_flag_0_0)
17
   );
18
   logic [1:0] w_one_position_0_1;
19
   logic w_zero_flag_0_1;
20
   LOPD_4bit LOPD4BIT_0_1 (
      .i_data
21
                   (i data[7:4]).
22
      .o_pos_one
                    (w_one_position_0_1),
      .o_zero_flag (w_zero_flag_0_1)
23
24
   );
25
   logic [1:0] w_one_position_0_2;
26
             w_zero_flag_0_2;
   logic
27
   LOPD_4bit LOPD4BIT_0_2 (
                   (i_data[11:8]),
29
      .o_pos_one
                    (w_one_position_0_2),
30
      .o_zero_flag
                    (w_zero_flag_0_2)
31
   ):
32
   logic [1:0] w_one_position_0_3;
33
   logic
           w_zero_flag_0_3;
34
   LOPD_4bit LOPD4BIT_0_3 (
3.5
      .i_data
                    (i_data[15:12]),
36
                   (w_one_position_0_3),
      .o_pos_one
37
      .o_zero_flag (w_zero_flag_0_3)
38
   );
39
   logic [1:0] w_one_position_1_0;
40
41
   LOPD_4bit LOPD4BIT_1_0 (
                    ({~w_zero_flag_0_3, ~w_zero_flag_0_2, ~w_zero_flag_0_1, ~w_zero_flag_0_2}),
42
      .i data
43
                    (w_one_position_1_0),
      .o_pos_one
                  (o_zero_flag)
44
      .o_zero_flag
45
   );
46
   47
   // // LOD 16bit unit
48
49
   50
   MUX_4_1 #(
51
      .SIZE_DATA (1)
52
   ) MUX_4_1_0(
53
      .i_data_0
                    (w_one_position_0_0[0]),
54
      .i_data_1
                    (w_one_position_0_1[0]),
55
      .i_data_2
                    (w_one_position_0_2[0]),
      .i_data_3
                    (w_one_position_0_3[0]),
```

```
57
                         ({o_pos_one[3], o_pos_one[2]}),
        .i_select
58
        .o_data
                         (o_pos_one[0])
59
    );
60
    MUX_4_1 #(
        .SIZE_DATA (1)
61
62
    ) MUX_4_1_1(
                         (w_one_position_0_0[1]),
63
        .i_data_0
64
        .i_data_1
                         (w_one_position_0_1[1]),
65
        .i_data_2
                         (w_one_position_0_2[1]),
                         (w_one_position_0_3[1]),
66
        .i_data_3
67
                         ({o_pos_one[3], o_pos_one[2]}),
        .i_select
                         (o_pos_one[1])
68
        .o_data
69
    );
70
71
    assign o_pos_one[2] = w_one_position_1_0[0];
72
    assign o_pos_one[3] = w_one_position_1_0[1];
73
74
    endmodule
75
76
    module MUX_4_1 #(
77
        parameter SIZE_DATA = 1
78
79
        input logic [SIZE_DATA-1:0]
                                          i_data_0
        input logic [SIZE_DATA-1:0]
80
                                          i data 1
81
        input logic [SIZE_DATA-1:0]
                                          i_data_2
        input logic [SIZE_DATA-1:0]
82
                                          i_data_3
83
        input logic [1:0]
                                          i_select
84
        output logic [SIZE_DATA-1:0]
                                          o_data
85
    reg [SIZE_DATA-1:0] w_o_mux;
86
    always_comb begin : MUX_4_1_1
87
        case (i_select)
88
89
            2 b00:
90
                w_o_mux = i_data_0;
             2 b01:
92
                 w_o_mux = i_data_1;
93
             2 b10:
94
                 w_o_mux = i_data_2;
95
96
                 w_o_mux = i_data_3;
97
            default:
98
                 w_o_mux = '0;
99
         endcase
100
    assign o_data = w_o_mux;
103
    endmodule
```

Listing 3: Chương trình mô tả LOPD 16-bit.

```
module Question2 #(
       parameter SIZE_DATA
                                = 24
       parameter SIZE_LOPD
                               = 5
   ) (
       input logic [SIZE_DATA-1:0]
                                       i_data
       output logic [SIZE_LOPD-1:0]
                                        o_one_position
       output logic
                                        o_zero_flag
   );
   logic [15:0]
                    LOPD16_i_data;
11
   assign LOPD16_i_data = i_data[15:0];
12
   logic [3:0]
                LOPD16_o_pos_one;
   logic
                    LOPD16_o_zero_flag;
```

```
14
   logic [7:0]
                    LOPD8_i_data;
15
   assign LOPD8_i_data = i_data[23:16];
   logic [2:0] LOPD8_o_pos_one;
16
17
   logic
                    LOPD8_o_zero_flag;
   LOPD_16bit LOPD_16bit_UNIT_LSB (
18
19
       .i_data
                          (LOPD16_i_data),
                          (LOPD16_o_pos_one),
20
       .o_pos_one
21
        .o_zero_flag
                           (LOPD16_o_zero_flag)
22
   ):
23
24
   LOPD_8bit LOPD_8bit_UNIT_MSB (
                   (LOPD8_i_data),
25
26
        .o_pos_one
                           (LOPD8_o_pos_one),
27
       .o_zero_flag
                         (LOPD8_o_zero_flag)
28
   );
29
   assign o_zero_flag = LOPD16_o_zero_flag & LOPD8_o_zero_flag;
30
31
   assign o_one_position[0] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[0] : LOPD8_o_pos_one[0];
32
   assign o_one_position[1] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[1] : LOPD8_o_pos_one[1];
   assign o_one_position[2] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[2] : LOPD8_o_pos_one[2];
33
34
   assign o_one_position[3] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[3] : 1'b0;
   assign o_one_position[4] = ~LOPD8_o_zero_flag;
35
36
   endmodule
```

Listing 4: Chương trình mô tả LOPD 24-bit.

c) Viết testbench cho mạch, thực hiện testbench với 100 mẫu và tính scoreboard của 100 mẫu đó.

Đầu tiên nhóm em thực hiện triển khai chứng minh kết quả đúng bằng giải thuật sau:

```
function automatic logic [SIZE_LOP-1:0] Test_LOPD(
          input logic [SIZE_DATA-1:0]
                                          f_i_data
          logic [SIZE_DATA-1:0] t_temp;
          int cnt_position_1;
          begin
            t_temp = f_i_data;
            cnt_position_1 = 0;
             if(t_temp == 0) begin
               Test_LOPD = 0;
             end else begin
13
               while (t_temp[SIZE_DATA-1] == 0) begin
                   t_temp = t_temp << 1;
15
                   cnt_position_1 ++;
17
                Test_LOPD = SIZE_DATA - cnt_position_1 - 1;
18
19
          end
       endfunction
```

Listing 5: Giải thuật chúng minh kết quả của bộ LOPD 24-bit.

- TestCase0: Thực hiện test với đầu vào là 24'b0.

```
repeat (1) begin

@(posedge i_clk);

#1;

i_addr = i_addr + 1;

i_data = 24'b0;

@(negedge i_clk);

#1;

%display("[TIME: %5t] [%s] i_data = %b (%d) \t| o_one_position = %b (%d) \t| o_zero_flag = %

b", $time, "Zero", i_data, i_data, o_one_position, o_one_position, o_zero_flag);

%display("=> %4s: Expect: %8h, DUT: %8h ", (Test_LOPD(i_data) == o_one_position) ? "PASS" :

"FAIL", o_one_position, Test_LOPD(i_data));

test_count = test_count + 1;

test_pass = (Test_LOPD(i_data) == o_one_position) ? test_pass + 1 : test_pass;

end
```

Listing 6: Test trường họp 24-bit không có bit 1.

Kết quả

Listing 7: Kết quả của trường hợp 24-bit không có bit 1.

- TestCase1: Thực hiện test tất cả các giá trị bit 1 với dùng phương pháp shift left để test tất cả các vị trí bit 1 trong 24-bit.

```
bit_pos = 1;
                                                      repeat (24) begin
                                                                      @(posedge i_clk);
                                                                      #1;
                                                                      i_addr = i_addr + 1;
                                                                      i_data = bit_pos;
                                                                      @(negedge i_clk);
                                                                      #1:
                                                                       \texttt{$display("[TIME: \%5t] [\%s] i\_data = \%b (\%d) \land t| o\_one\_position = \%b (\%d) \land t| o\_zero\_flag = \%b (
                                             b", $time, "Direcly", i_data, i_data, o_one_position, o_one_position, o_zero_flag);
10
                                                                      $display("=> %4s: Expect: %8h, DUT: %8h ", (Test_LOPD(i_data) == o_one_position) ? "PASS" :
                                              "FAIL", o_one_position, Test_LOPD(i_data));
                                                                      test_count = test_count + 1;
                                                                      test_pass = (Test_LOPD(i_data) == o_one_position) ? test_pass + 1 : test_pass;
12
                                                                      bit_pos = bit_pos << 1 b1;</pre>
14
```

Listing 8: Test 24 trường hợp vị trí bit 1 cho bộ LOPD 24-bit.

Kết quả

```
4) | o_one_position = 00010 (
   | o_zero_flag = 0
=> PASS: Expect: 00000002, DUT: 00000002
8) | o_one_position = 00011 (
3) | o_zero_flag = 0
=> PASS: Expect: 00000003, DUT: 00000003
[TIME: 261000] [Direcly] i_data = 0100000000000000000000 ( 4194304)
                                                 | o_one_position = 10110
    | o_zero_flag = 0
=> PASS: Expect: 00000016, DUT: 00000016
| o_one_position = 10111
(23) | o_zero_flag = 0
=> PASS: Expect: 00000017, DUT: 00000017
```

Listing 9: Kết quả của TestCase1.

- TestCase2: Thực hiện test ngẫu nhiên giá trị đầu vào.

```
repeat (100) begin
                                                      @(posedge i_clk);
                                                       #1;
                                                      bit_pos = $urandom_range(0, SIZE_DATA-1);
                                                       i_data = 24 b1 << bit_pos;
                                                      if ($urandom_range(0, 1)) begin
                                                       i_data |= $urandom_range(0, (1 << SIZE_DATA) - 1);</pre>
                                                       end
                                                      \label{eq:constraint} $$ \dot (TIME: \%5t] [\%s] i_data = \%b (\%d) \t| o_one\_position = \%b (\%d) \t| o_zero\_flag = \%b (\%d) \t| o_zero_flag = \%b (\%d) \t| 
10
                                   b", $time, "Random", i_data, i_data, o_one_position, o_one_position, o_zero_flag);
11
                                                       $display("=> %4s: Expect: %8h, DUT: %8h ", (Test_LOPD(i_data) == o_one_position) ? "PASS" :
                                    "FAIL", o_one_position, Test_LOPD(i_data));
12
                                                      test_count = test_count + 1;
13
                                                       test_pass = (Test_LOPD(i_data) == o_one_position) ? test_pass + 1 : test_pass;
                                                      i_addr = i_addr + 1;
15
                                          end
```

Listing 10: Test 100 trường hợp đầu vào ngẫunhiên cho bộ LOPD 24-bit.

Kết quả

```
| o_zero_flag = 0
=> PASS: Expect: 00000014, DUT: 00000014
4) | o_one_position = 00010 (
2) | o_zero_flag = 0
=> PASS: Expect: 00000002, DUT: 00000002
1) | o_one_position = 00000 (
0) | o_zero_flag = 0
=> PASS: Expect: 00000000, DUT: 00000000
[TIME: 311000] [Random] i_data = 0100000000000000000000 ( 4194304) | o_one_position = 10110
(22) | o_zero_flag = 0
=> PASS: Expect: 00000016, DUT: 00000016
| o_zero_flag = 0
=> PASS: Expect: 00000016, DUT: 00000016
| o_one_position = 01110
   | o_zero_flag = 0
=> PASS: Expect: 0000000e, DUT: 0000000e
```

Listing 11: Kết quả của TestCase2.

- Kết quả tổng kết.

```
=======TEST SUMMARY=======

Total test cases: 125

Passed : 125


Failed : 0

Pass rate : 100.00%
```


Listing 12: Kết quả của tổng kết của bài test.

Câu 6

Thiết kế một bộ sắp xếp song song như hình dưới, mô tả giải thuật sắp xếp 8 mẫu ngõ vào x_1, x_2, \ldots, x_8 , và cho ngõ ra là y_1, y_2, \ldots, y_8 theo thứ tự giảm dần (hoặc tăng dần).



Trong đó, mỗi bộ BN (Bitonic Merger Sort) có cấu trúc như hình:




Cho các standard cell là: Cổng NOT, các cổng logic 2 ngõ vào, Mux 2-1, Mux 4-1.

- a) Giả sử các mẫu ngõ vào có độ rộng là 8bit. Thiết kế mạch trên theo phương pháp đã cho và chỉ được sử dụng các standard cell trên.
 - Bộ so sánh 8bit
 - + Triển khai bộ so sánh 2-bit

Input				Output	
a_1	a_0	b_1	b_0	less	equal
0	0	0	0	0	1
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	1	0
0	1	0	0	0	0
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	1
1	0	1	1	0	0
1	1	0	0	0	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	0	1


Bảng 2: Bảng sự thật cho bộ so sánh 2-bit A < B.




Từ bộ bảng sự thật 2, ta rút gọn kìa K về dạng như sau:

Hình 5: Sơ đồ logic của bộ Comparator 2-bit.

+ Triển khai bộ so sánh 4-bit




Sử dụng bộ lan truyền dấu so sánh trên, với nếu các bit trên có có xuất hiện bit less thì ngõ ra lan truyền bit less, còn nếu bit thấp thì nếu tầng trên bằng nhau và các tầng thấp có bit less ngõ ra lan truyền bit less.



Hình 6: Sơ đồ logic của bộ Comparator 4-bit.


 $+\,$ Triển khai bộ so sánh 8-bit

Tương tự với bộ 4-bit, thì 8-bit được triển khai với 2 bộ 4-bit.




Hình 7: Sơ đồ logic của bộ Comparator 8-bit.

- Bộ Swap 8bit



Hình 8: Bộ so sánh và swap giá trị trong Bitonic Merger Sort.

- Bitonic Merger Sort



Hình 9: Bộ sắp xếp Bitonic Merger Sort.

b) Viết chương trình HDL mô tả mạch đã cho.

```
module COMP_2bit(
    input logic [1:0] i_data_a,
    input logic [1:0] i_data_b,
    output logic    o_less,
    output logic    o_equal
);
// assign o_less = (~i_data_a[1] & ~i_data_a[0] & i_data_b[0]) | (~i_data_a[0] & i_data_b[1] & i_data_b
    [0]) | (~i_data_a[1] & i_data_b[1]);
```

Listing 13: Chương trình mô tả bộ so sánh 2-bit.

```
module COMP_4bit(
        input logic [3:0] i_data_a,
        input logic [3:0] i_data_b,
        output logic
                           o_less,
        output logic
                           o_equal
6
   );
        logic w_less_low, w_equal_low;
       logic w_less_high, w_equal_high;
        COMP_2bit u_low (
10
11
            .i_data_a (i_data_a[1:0]),
            .i_data_b (i_data_b[1:0]),
12
13
            .o_less (w_less_low),
14
            .o_equal (w_equal_low)
15
        COMP_2bit u_high (
17
            .i_data_a (i_data_a[3:2]),
18
19
            .i_data_b (i_data_b[3:2]),
            .o_less (w_less_high),
2.0
21
            .o_equal (w_equal_high)
22
23
        assign o_less = w_less_high | (w_equal_high & w_less_low);
24
        assign o_equal = w_equal_high & w_equal_low;
    endmodule
```

Listing 14: Chương trình mô tả bộ so sánh 4-bit.

```
module COMP_less #(
        parameter SIZE_DATA = 8
   ) (
        input logic [SIZE_DATA-1:0] i_data_a,
        input logic [SIZE_DATA-1:0] i_data_b,
        output logic
                                      o_less
        logic w_less_low, w_equal_low;
        logic w_less_high, w_equal_high;
11
        COMP_4bit u_low (
            .i_data_a (i_data_a[3:0]),
            .i_data_b (i_data_b[3:0]),
13
14
            .o_less (w_less_low),
            .o_equal (w_equal_low)
15
16
17
18
        {\tt COMP\_4bit}\ {\tt u\_high} (
19
            .i_data_a (i_data_a[7:4]),
20
            .i_data_b (i_data_b[7:4]),
21
            .o_less (w_less_high),
22
            .o_equal (w_equal_high)
23
        assign o_less = w_less_high | (w_equal_high & w_less_low);
```

26 endmodule

Listing 15: Chương trình mô tả bộ so sánh 8-bit.

```
module Compare_and_Swap_unit #(
                             = 1 ,
        parameter IS_ASC
        parameter SIZE_DATA
   ) (
        input logic [SIZE_DATA-1:0]
                                         i_data_a
        input logic [SIZE_DATA-1:0]
output logic [SIZE_DATA-1:0]
                                         i_data_b
                                          o_data_max
        output logic [SIZE_DATA-1:0]
                                       o_data_min
   );
10
11
   logic w_compare;
12
    COMP_less #(
13
        .SIZE_DATA (SIZE_DATA)
   ) COMP_UNIT (
14
       // o_less = i_data_a < i_data_b</pre>
15
                     (i_data_a),
16
        .i_data_a
17
        .i_data_b
                        (i_data_b),
18
        .o_less
                        (w_compare)
19
   );
   // COMP_parallel_prefix_binary #(
20
          .SIZE_DATA (SIZE_DATA)
   // ) COMP_UNT (
23
   //
           .i_data_a
   11
           .i data b
                            (i data b).
24
25
                            (w_compare)
           .o_less
26
   //);
27
   generate
28
29
       if(IS_ASC) begin
30
            assign o_data_max = w_compare ? i_data_b : i_data_a;
            assign o_data_min = w_compare ? i_data_a : i_data_b;
31
        end else begin
           assign o_data_max = w_compare ? i_data_a : i_data_b;
33
34
            assign o_data_min = w_compare ? i_data_b : i_data_a;
35
36
    endgenerate
37
    endmodule
```

Listing 16: Chương trình mô tả một đơn vi của bộ Bitonic Merger Sort.

```
module Bitonic_Block4 #(
                         = 1 ,
     parameter IS_ASC
      parameter SIZE_DATA
  ) (
      input logic [SIZE_DATA-1:0]
                               i_data_0
      input logic [SIZE_DATA-1:0]
                               i_data_1
     input logic [SIZE_DATA-1:0]
                              i_data_2
     input logic [SIZE_DATA-1:0]
                               i_data_3
      output logic [SIZE_DATA-1:0]
                               o_data_0
      output logic [SIZE_DATA-1:0]
                               o_{data_1}
      output logic [SIZE_DATA-1:0]
                               o_data_2
12
      output logic [SIZE_DATA-1:0]
                               o_data_3
13
  );
14
  15
  // Internal Logics
```

```
18
   wire [SIZE_DATA-1:0] w_data_max_0_0, w_data_max_0_1;
19
   wire [SIZE_DATA-1:0] w_data_min_0_0, w_data_min_0_1;
   wire [SIZE_DATA-1:0] w_data_max_1_0, w_data_max_1_1;
20
   wire [SIZE_DATA-1:0] w_data_min_1_0, w_data_min_1_1;
21
   wire [SIZE_DATA-1:0] w_data_max_2_0, w_data_min_2_0;
22
23
   24
25
   // SubModules
   26
27
28
   Compare_and_Swap_unit #(
                   (IS_ASC),
29
       .IS_ASC
       .SIZE DATA
                      (SIZE DATA)
30
   ) CAS_0_0 (
31
32
      .i_data_a
                     (i_data_0),
33
       .i_data_b
                      (i_data_1),
       .o_data_max
34
                      (w_data_max_0_0),
35
       .o_data_min
                     (w_data_min_0_0)
36
   );
37
38
   Compare_and_Swap_unit #(
                   (IS_ASC),
39
      .IS_ASC
40
       .SIZE_DATA
                     (SIZE_DATA)
   ) CAS_0_1 (
41
42
       .i_data_a
                      (i_data_2),
                     (i_data_3),
43
       .i_data_b
44
       .o_data_max
                     (w_data_max_0_1),
       .o_data_min
                     (w_data_min_0_1)
45
46
   );
47
   Compare_and_Swap_unit #(
48
                   (IS_ASC),
      .IS_ASC
49
50
       .SIZE_DATA
                      (SIZE_DATA)
   ) CAS_1_0 (
      .i_data_a
                     (w_data_max_0_0),
52
       .i_data_b
                     (w_data_max_0_1),
                      (w_data_max_1_0),
54
       .o_data_max
55
       .o_data_min
                      (w_data_min_1_0)
56
   );
57
58
   Compare_and_Swap_unit #(
                   (IS_ASC),
59
       .IS_ASC
       .SIZE_DATA
                     (SIZE_DATA)
60
61
   ) CAS_1_1 (
62
                     (w_data_min_0_0),
       .i data a
63
       .i_data_b
                      (w_data_min_0_1),
64
       .o_data_max
                     (w_data_max_1_1),
65
       .o_data_min
                     (w_data_min_1_1)
66
   ):
67
   Compare_and_Swap_unit #(
68
                  (IS_ASC),
69
      .IS_ASC
                     (SIZE_DATA)
70
       .SIZE_DATA
   ) CAS_2_0 (
71
72
                     (w_data_min_1_0),
      .i_data_a
73
       .i_data_b
                     (w_data_max_1_1),
74
       .o_data_max
                     (w_data_max_2_0),
75
       .o_data_min
                      (w_data_min_2_0)
76
   );
77
78
   assign o_data_0 = w_data_max_1_0;
79
   assign o_data_1 = w_data_max_2_0;
80
   assign o_data_2 = w_data_min_2_0;
   assign o_data_3 = w_data_min_1_1;
```

```
82
83 endmodule
```

Listing 17: Chương trình mô tả bộ Bitonic Merger Sort Block-4.

```
module Bitonic_Block8 #(
       parameter IS ASC
                             = 1,
       parameter SIZE_DATA
                             = 8
   ) (
       input logic [SIZE_DATA-1:0]
       input logic [SIZE_DATA-1:0]
                                    i_data_1
       input logic [SIZE_DATA-1:0]
                                     i_data_2
       input logic [SIZE_DATA-1:0]
                                     i_data_3
       input logic [SIZE_DATA-1:0]
                                    i_data_4
       input logic [SIZE_DATA-1:0]
                                    i_data_5
       input logic [SIZE_DATA-1:0]
11
                                    i_data_6
       input logic [SIZE_DATA-1:0]
12
                                    i_data_7
13
       output logic [SIZE_DATA-1:0]
                                    o_data_0
       output logic [SIZE_DATA-1:0]
14
                                    o_data_1
15
       output logic [SIZE_DATA-1:0]
                                    o_data_2
16
       output logic [SIZE_DATA-1:0]
                                     o_{data_3}
17
       output logic [SIZE_DATA-1:0]
                                     o_data_4
18
       output logic [SIZE_DATA-1:0]
                                     o_data_5
19
       output logic [SIZE_DATA-1:0]
                                    o_data_6
20
       output logic [SIZE_DATA-1:0]
                                     o_data_7
21
   );
22
   23
24
   // Internal Logics
   25
26
   wire [SIZE_DATA-1:0] w_data_max_0_0, w_data_max_0_1, w_data_max_0_2, w_data_max_0_3;
27
   wire [SIZE_DATA-1:0] w_data_min_0_0, w_data_min_0_1, w_data_min_0_2, w_data_min_0_3;
   wire [SIZE_DATA-1:0] w_data_max_1_0, w_data_max_1_1, w_data_max_1_2;
28
29
   wire [SIZE_DATA-1:0] w_data_min_1_0, w_data_min_1_1, w_data_min_1_2;
30
   wire [SIZE_DATA-1:0] w_data_max_2_0, w_data_max_2_1;
   wire [SIZE_DATA-1:0] w_data_min_2_0, w_data_min_2_1;
31
32
   wire [SIZE_DATA-1:0] w_data_min_3_0, w_data_max_3_0;
33
   34
   // SubModules
   35
36
37
   Compare_and_Swap_unit #(
      .IS_ASC
                     (IS_ASC),
38
39
       .SIZE_DATA
                     (SIZE_DATA)
40
   ) CAS_0_0 (
41
       .i_data_a
                     (i_data_0),
                     (i_data_1),
42
       .i_data_b
43
       .o_data_max
                      (w_data_max_0_0),
       .o data min
                     (w data min 0 0)
44
45
   );
   Compare_and_Swap_unit #(
46
      .IS_ASC
                     (IS_ASC),
47
       .SIZE DATA
                     (SIZE_DATA)
48
   ) CAS_0_1 (
49
      .i_data_a
                     (i_data_2),
50
51
       .i_data_b
                     (i_data_3),
                     (w_data_max_0_1),
       .o_data_max
53
       .o_data_min
                     (w_data_min_0_1)
   ):
   Compare_and_Swap_unit #(
56
       .IS_ASC
                    (IS_ASC),
57
       .SIZE_DATA
                     (SIZE_DATA)
   ) CAS_0_2 (
```

```
59
        .i_data_a
                        (i_data_4),
60
        .i_data_b
                        (i_data_5),
61
        .o_data_max
                        (w_data_max_0_2),
62
         .o_data_min
                        (w_data_min_0_2)
    );
63
 64
    Compare_and_Swap_unit #(
        .IS_ASC
                     (IS_ASC),
65
 66
         .SIZE_DATA
                        (SIZE_DATA)
67
    ) CAS_0_3 (
68
        .i_data_a
                        (i_data_6),
69
        .i_data_b
                        (i_data_7),
                        (w_data_max_0_3),
 70
        .o_data_max
71
                        (w_data_min_0_3)
         .o_data_min
    );
73
74
    Compare_and_Swap_unit #(
75
        .IS_ASC (IS_ASC),
        .SIZE_DATA
                        (SIZE_DATA)
 76
77
    ) CAS_1_0 (
78
        .i_data_a
                        (w_data_min_0_0),
 79
        .i_data_b
                        (w_data_max_0_1),
80
        .o_data_max
                       (w_data_max_1_0),
 81
        .o_data_min
                        (w_data_min_1_0)
82
    );
 83
    Compare_and_Swap_unit #(
                     (IS_ASC),
        .IS_ASC
84
 85
        .SIZE_DATA
                        (SIZE_DATA)
    ) CAS_1_1 (
86
 87
        .i_data_a
                        (w_data_min_0_1),
        .i_data_b
                       (w_data_max_0_2),
88
                        (w_data_max_1_1),
        .o_data_max
        .o_data_min
90
                        (w_data_min_1_1)
91
    );
    Compare_and_Swap_unit #(
92
 93
        .IS_ASC
                    (IS_ASC),
94
        .SIZE_DATA
                        (SIZE_DATA)
    ) CAS_1_2 (
95
96
        .i_data_a
                       (w_data_min_0_2),
97
        .i_data_b
                       (w_data_max_0_3),
98
        .o_data_max
                        (w_data_max_1_2),
99
        .o_data_min
                        (w_data_min_1_2)
100
    );
101
102
    Compare_and_Swap_unit #(
                     (IS_ASC),
103
        .IS_ASC
104
         .SIZE_DATA
                        (SIZE_DATA)
    ) CAS_2_0 (
        .i_data_a
                        (w_data_min_1_0),
                        (w_data_max_1_1),
107
        .i_data_b
108
                        (w_data_max_2_0),
                        (w_data_min_2_0)
        .o_data_min
110
    Compare_and_Swap_unit #(
111
                     (IS_ASC),
        .IS_ASC
112
        .SIZE DATA
                        (SIZE_DATA)
113
114
    ) CAS_2_1 (
115
        .i_data_a
                        (w_data_min_1_1),
116
        .i_data_b
                        (w_data_max_1_2),
117
         .o_data_max
                        (w_data_max_2_1),
        .o_data_min
                        (w_data_min_2_1)
118
119
    );
120
121
    Compare_and_Swap_unit #(
122
        . IS ASC
                      (IS ASC).
```

```
.SIZE_DATA
                         (SIZE_DATA)
124
    ) CAS_3_0 (
125
        .i data a
                          (w data min 2 0).
126
         .i_data_b
                          (w_data_max_2_1),
                         (w_data_max_3_0),
         .o_data_max
         .o_data_min
                         (w_data_min_3_0)
    ):
129
130
    assign o_data_0 = w_data_max_0_0;
131
    assign o_data_1 = w_data_max_1_0;
132
    assign o_data_2 = w_data_max_2_0;
    assign o_data_3 = w_data_max_3_0;
134
    assign o_data_4 = w_data_min_3_0;
135
    assign o_data_5 = w_data_min_2_1;
136
137
    assign o_data_6 = w_data_min_1_2;
138
    assign o_data_7 = w_data_min_0_3;
139
    endmodule
```

Listing 18: Chương trình mô tả bộ Bitonic Merger Sort Block-8.

```
module Bitonic_Sort #(
        parameter IS_ASC
        parameter NUM_ELEM = 8,
        parameter SIZE_DATA = 8
   ) (
        input logic [(NUM_ELEM*SIZE_DATA)-1:0] i_data
        output logic [(NUM_ELEM*SIZE_DATA)-1:0] o_sorted
   ):
        // Split flat bus into array
        wire [SIZE_DATA-1:0] w_i_data [0:NUM_ELEM-1];
        wire [SIZE_DATA-1:0] w_0_data [0:NUM_ELEM-1];
12
13
        wire [SIZE_DATA-1:0] w_sorted [0:NUM_ELEM-1];
14
15
        genvar i;
        generate
16
17
            for (i = 0; i < NUM_ELEM; i++) begin : UNPACK_INPUT</pre>
                assign w_i_data[i] = i_data[i*SIZE_DATA +: SIZE_DATA];
18
19
20
        endgenerate
21
22
        Bitonic_Block4 #(
            .IS_ASC
                             (IS_ASC),
23
2.4
            .SIZE_DATA
                             (SIZE_DATA)
25
        ) BN_4_UNIT_0 (
26
            .i_data_0
                             (w_i_data[0]),
            .i_data_1
                             (w_i_data[1]),
27
28
            .i_data_2
                             (w_i_data[2]),
                             (w_i_data[3]),
29
            .i data 3
30
31
            .o_data_0
                             (w 0 data[0]).
32
            .o_data_1
                             (w_0_data[1]),
            .o_data_2
                             (w_0_data[2]),
33
34
            .o_data_3
                             (w_0_data[3])
35
36
        Bitonic_Block4 #(
            .IS_ASC
                             (IS_ASC),
37
            .SIZE_DATA
                             (SIZE_DATA)
38
        ) BN_4_UNIT_1 (
39
            .i_data_0
                             (w_i_data[4]),
40
41
            .i_data_1
                             (w_i_data[5]),
42
            .i_data_2
                             (w_i_data[6]),
            .i_data_3
                             (w_i_data[7]),
```

```
44
45
            .o_data_0
                             (w_0_data[4]),
46
            .o_data_1
                              (w_0_data[5]),
47
             .o_data_2
                              (w_0_data[6]),
                             (w_0_data[7])
             .o_data_3
48
49
50
51
        Bitonic_Block8 #(
52
            .IS ASC
                              (IS ASC).
            .SIZE_DATA
                              (SIZE_DATA)
53
54
        ) BN_8_UNIT_0 (
55
            .i_data_0
                              (w_0_data[0]),
                              (w 0 data[4]).
56
            .i_data_1
            .i_data_2
                              (w_0_data[1]),
                              (w_0_data[5]),
58
            .i_data_3
59
            .i_data_4
                              (w_0_data[2]),
60
            .i_data_5
                              (w_0_data[6]),
61
            .i_data_6
                              (w_0_data[3]),
62
            .i_data_7
                              (w_0_data[7]),
63
64
            .o_data_0
                              (w_sorted[0]),
65
            .o_data_1
                             (w_sorted[1]),
66
            .o_data_2
                              (w_sorted[2]),
67
            .o_data_3
                              (w_sorted[3]),
68
             .o_data_4
                              (w_sorted[4]),
            .o_data_5
                              (w_sorted[5]),
69
70
             .o_data_6
                              (w_sorted[6]),
71
             .o_data_7
                              (w_sorted[7])
72
73
74
        generate
75
            for (i = 0; i < NUM_ELEM; i++) begin : PACK_OUTPUT</pre>
                assign o_sorted[i*SIZE_DATA +: SIZE_DATA] = w_sorted[i];
77
        endgenerate
79
    endmodule
```

Listing 19: Chương trình mô tả bộ Bitonic Merger Sort 8 phần tử đầu vào.

c) Viết chương trình testbench cho mạch.

Đầu tiên nhóm em thực hiện triển khai chứng minh giải thuật kết quả đúng của bài toán sau:

```
for (j = 0; j < NUM_ELEM-1-i; j++) begin</pre>
15
16
                     if(f_is_acs) begin
17
                         if (arr[j] > arr[j+1]) begin
18
                                       = arr[j];
                            arr[j] = arr[j+1];
19
20
                             arr[j+1] = temp;
21
                         end
22
                      end else begin
                         if (arr[j] < arr[j+1]) begin</pre>
23
                            temp = arr[j];
arr[j] = arr[j+1];
25
                            arr[j+1] = temp;
26
2.7
                         end
29
                  end
30
               end
31
           for (i = 0; i < NUM_ELEM; i++) begin</pre>
32
33
              f_ARR_sorted[i*SIZE_DATA +: SIZE_DATA] = arr[i];
34
35
        \verb"end"
       endfunction
```

Listing 20: Giải thuật chứng minh bộ Bitonic Merger Sort 8 phần tử.

Nhóm em sử dụng giải thuật của Bubble Sort gần giống với giải thuật parallel của Bitonic Merger Sort, và một task để hiển thị kết quả một các trực quan.

```
task automatic Display_Result(
          string
          input logic [SIZE_DATA*NUM_ELEM-1:0] t_arr
          );
          logic [SIZE_DATA-1:0] t_t_arr [0:NUM_ELEM-1];
          int i, j;
             begin
             for (i = 0; i < NUM_ELEM; i++) begin</pre>
               t_t_arr[i] = t_arr[i*SIZE_DATA +: SIZE_DATA];
11
             for (j = 0; j < NUM_ELEM; j++) begin</pre>
                display("%s[%d] \ \ t= %8h (%d)", t_type, j, t_t_arr[j], t_t_arr[j]);
13
14
             end
       endtask //automatic
```

Thực hiện với bộ sắp xếp tăng dần

- TestCase0: Thực hiện test với 8 phần tử đầu vào đều là 8'b0.

```
repeat (1) begin
    @(posedge i_clk);
    #1;
    i_data = $urandom;
    i_data = '0;
    $display("\n");
    Display_Result("Input", i_data);
    @(negedge i_clk);
    #1;
    $display("\n");
```

```
Display_Result("Output", o_data);

$\display("[TIME: \%5t] [\%s] i_data = \%h (\%d) \t| o_data = \%h (\%d)", \$time, "Zero", i_data,
i_data, o_data, o_data);

$\display("=> \%4s: Expect: \%8h, DUT: \%8h ", (f_ARR_sorted(IS_ASC, i_data) == o_data)? "PASS"

: "FAIL", f_ARR_sorted(IS_ASC, i_data), o_data);

test_count = test_count + 1;

test_pass = (f_ARR_sorted(IS_ASC, i_data) == o_data)? test_pass + 1 : test_pass;

end

17
```

Listing 21: Test trường hợp các đầu vào đều là không.

Kết quả

```
=== ACSENDING===
             0] = 00000000 ( 0)
            1] = 00000000 ( 0)
Input[
Input[
              2] = 00000000 ( 0)
             3] = 00000000 ( 0)
Input[
             4] = 00000000 ( 0)
Input[
Input[
             5] = 00000000 ( 0)
Input[
              6] = 00000000 ( 0)
              7] = 00000000 ( 0)
Input[
            0] = 00000000 ( 0)
Output[

\begin{array}{rcl}
1] & = & 00000000 & ( & 0 ) \\
2] & = & 00000000 & ( & 0 )
\end{array}

Output[
Output[
              3] = 00000000 ( 0)
Output[
Output[
              4] = 00000000 ( 0)
Output[
               5] = 00000000 ( 0)
Output[
               6]
                   = 00000000 ( 0)
               7] = 00000000 ( 0)
Output[
| o_data =
=> PASS: Expect: 00000000, DUT: 00000000
```

Listing 22: Kết quả khi cho 8 phần tử ngõ vào đều là không.

- Testcase1: Thực hiện và hiển thị một trường hợp để kiểm tra các hoạt động.

```
repeat (1) begin
            @(posedge i_clk);
            #1:
            i_data = $urandom;
            $display("\n");
            Display_Result("Input", i_data);
            @(negedge i_clk);
            #1;
            $display("\n");
            Display_Result("Output", o_data);
10
11
            $display("[TIME: %5t] [%s] i_data = %h (%d) \t| o_data = %h (%d)", $time, "Random", i_data,
        i_data, o_data, o_data);
12
            $display("=> %4s: Expect: %8h, DUT: %8h ", (f_ARR_sorted(IS_ASC, i_data) == o_data) ? "PASS"
         : "FAIL", f_ARR_sorted(IS_ASC, i_data), o_data);
            test_count = test_count + 1;
14
            test_pass = (f_ARR_sorted(IS_ASC, i_data) == o_data) ? test_pass + 1 : test_pass;
15
16
```

Listing 23: Test 1 trường hợp ngầu nhiên.

Kết quả

```
=== ACSENDING===
            0] = 0000009c (156)
Input[
              1] = 0000005d (93)
Input[
             2] = 0000001e (30)
Input[
Input[
             3] = 0000000b (11)
              4] = 00000000 ( 0)
Input[
              5] = 00000000 ( 0)
Input[
Input[
             6] = 00000000 ( 0)
Input[
             7] = 00000000 ( 0)
Output[
              0] = 00000000 ( 0)
Output[
              1] = 00000000 ( 0)
Output[
              2] = 00000000 ( 0)
Output[
               3]
                   = 00000000 ( 0)
              4] = 0000000b ( 11)
Output[
              5] = 0000001e ( 30)
Output[
                   = 0000005d ( 93)
Output[
              6]
               7]
                   = 0000009c (156)
Output[
[TIME: 51000] [Random] i_data = 000000000b1e5d9c (
                                                        186539420) | o_data = 9
c5d1e0b00000000 (11267194875344322560)
=> PASS: Expect: 9c5d1e0b00000000, DUT: 9c5d1e0b00000000
```

Listing 24: Kết quả khi cho 1 trường hợp ngầu nhiên.

- Testcase1: Thực hiện và 100 trường hợp để kiểm tra các hoạt động.

```
repeat (100) begin
    @(posedge i_clk);

#1;

i_data = $urandom_range(0, 2**(SIZE_DATA*NUM_ELEM)-1);

@(negedge i_clk);

#1;

$display("[TIME: %5t] [%s] i_data = %h (%d) \t | o_data = %h (%d)", $time, "Random", i_data, i_data, o_data, o_data);

$display("=> %4s: Expect: %8h, DUT: %8h ", (f_ARR_sorted(IS_ASC, i_data) == o_data)? "PASS"

: "FAIL", f_ARR_sorted(IS_ASC, i_data), o_data);

test_count = test_count + 1;

test_pass = (f_ARR_sorted(IS_ASC, i_data) == o_data)? test_pass + 1 : test_pass;
end
```

Listing 25: Test 100 trường hợp ngầu nhiên.

Kết quả

```
=> PASS: Expect: e4e0c24800000000, DUT: e4e0c24800000000
[TIME: 81000] [Random] i_data = 0000000092178378 (
                                                           2451014520)
                                                                       | o_data =
9283781700000000 (10557413991666155520)
=> PASS: Expect: 9283781700000000, DUT: 9283781700000000
[TIME: 91000] [Random] i_data = 00000000bbd58ebc (
                                                          3151335100) | o_data =
d5bcbb8e00000000 (15401391044260003840)
=> PASS: Expect: d5bcbb8e00000000, DUT: d5bcbb8e00000000
[TIME: 1031000] [Random] i_data = 0000000011dab302 (
                                                             299545346) | o_data =
dab3110200000000 (15758958221387104256)
=> PASS: Expect: dab3110200000000, DUT: dab3110200000000
                                                             3398904827) | o_data =
[TIME: 1041000] [Random] i_data = 00000000ca972bfb (
fbca972b00000000 (18143480259754852352)
=> PASS: Expect: fbca972b00000000, DUT: fbca972b00000000
                                                             2669680104) | o_data =
[TIME: 1051000] [Random] i_data = 000000009f2015e8 (
e89f201500000000 (16762151612662677504)
=> PASS: Expect: e89f201500000000, DUT: e89f201500000000
```

Listing 26: Kết quả khi cho 100 trường hợp ngầu nhiên.

- Kết quả tổng kết.

Listing 27: Kết quả của tổng kết của bài test.

Thực hiện với bộ sắp xếp giảm dần

- TestCase0: Thực hiện test với 8 phần tử đầu vào đều là 8'b0.

```
===DESCENDING===
           0] = 00000000 ( 0)

1] = 00000000 ( 0)

2] = 00000000 ( 0)

3] = 00000000 ( 0)

4] = 00000000 ( 0)

5] = 00000000 ( 0)
Input[
Input[
Input[
Input[
Input[ 5] = 00000000 ( 5)
Input[ 6] = 00000000 ( 0)
Input[ 7] = 00000000 ( 0)
Output[ 0] = 00000000 ( 0)
Output[ 1] = 00000000 ( 0)
Output[ 2] = 00000000 ( 0)
Output[
                   3] = 00000000 ( 0)
             4] = 00000000 ( 0)
5] = 00000000 ( 0)
6] = 00000000 ( 0)
Output[
Output[
Output[
                   7] = 00000000 ( 0)
Output[
```

```
=> PASS: Expect: 00000000, DUT: 00000000
```

Listing 28: Kết quả khi cho 8 phần tử ngõ vào đều là không.

- Testcase1: Thực hiện và hiển thị một trường hợp để kiểm tra các hoạt động.

```
===DESCENDING===
                    0] = 0000009c (156)
Input[
               1] = 0000005d (93)

2] = 0000001e (30)

3] = 0000000b (11)

4] = 00000000 (0)

5] = 00000000 (0)

6] = 00000000 (0)
                   1] = 0000005d (93)
Input[
Input[
Input[
Input[
Input[
Input[
Input[ 7] = 00000000 ( 0)
              0] = 0000009c (156)
1] = 0000005d (93)
2] = 0000001e (30)
3] = 0000000b (11)
Output[
Output[
Output[
Output[
Output[
                   4] = 00000000 ( 0)
Output[ 5] = 00000000 ( 0)
Output[ 6] = 00000000 ( 0)
Output[ 7] = 00000000 ( 0)
[TIME: 51000] [Random] i_data = 000000000b1e5d9c ( 186539420) | o_data = 000000000
b1e5d9c ( 186539420)
=> PASS: Expect: Ob1e5d9c, DUT: Ob1e5d9c
```

Listing 29: Kết quả khi cho 1 trường hợp ngầu nhiên.

- Testcase1: Thực hiện và 100 trường hợp để kiểm tra các hoạt động.

```
===DESCENDING===
[TIME: 61000] [Random] i_data = 000000009efdd502 (
                                                       2667435266)
                                                                   | o data = 00000000029
                 43963901)
=> PASS: Expect: 029ed5fd, DUT: 029ed5fd
[TIME: 71000] [Random] i_data = 0000000048c2e0e4 ( 1220731108)
                                                                   | o_data = 0000000048
c2e0e4 ( 1220731108)
=> PASS: Expect: 48c2e0e4, DUT: 48c2e0e4
[TIME: 81000] [Random] i_data = 0000000092178378 (
                                                     2451014520)
                                                                   | o_data =
000000017788392 (
                         393773970)
=> PASS: Expect: 17788392, DUT: 17788392
[TIME: 1031000] [Random] i_data = 0000000011dab302 ( 299545346) | o_data =
000000000211b3da (
                           34714586)
=> PASS: Expect: 0211b3da, DUT: 0211b3da
[TIME: 1041000] [Random] i_data = 00000000ca972bfb ( 3398904827) | o_data = 000000002
b97cafb (
                  731368187)
=> PASS: Expect: 2b97cafb, DUT: 2b97cafb
[TIME: 1051000] [Random] i_data = 000000009f2015e8 (
                                                        2669680104)
                                                                      | o_data =
000000015209fe8 (
                         354459624)
=> PASS: Expect: 15209fe8, DUT: 15209fe8
```

Listing 30: Kết quả khi cho 100 trường hợp ngầu nhiên.

- Kết quả tổng kết.

Listing 31: Kết quả của tổng kết của bài test.