### VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING

—о0о—



#### HOMEWORK REPORT

## Chương 3 - Thiết kế mạch tổ hợp

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design

and Verification (EE3213)

GROUP: 04

#### List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2213874	Nguyễn Thanh Tùng	L01
2	2210780	Nguyễn Đại Đồng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

## Mục lục

		-
a)		1
b)		4
c) .		8
Câu 6		9
a)		10
b)		10
Dan	h sách hình vẽ	
1	Sơ đồ logic của bộ LOPD 4bit	1
2	Sơ đồ logic của bộ LOPD 8bit	2
3	Sơ đồ logic của bộ LOPD 16bit	3
4	Sơ đồ logic của bộ LOPD 24-bit	4
Dan	h sách bảng	
1	Bảng sự thật của bộ phát hiện bit 1 (Leading one position) cho 4 bit	1
$\mathbf{List}$	of Listings	
1	Chương trình mô tả LOPD 4-bit	5
2	Chương trình mô tả LOPD 8-bit	5
3	Chương trình mô tả LOPD 16-bit	6
4	Chương trình mô tả LOPD 24-bit	7
5	Giải thuật chứng minh kết quả của bộ LOPD 24-bit	8
6	Chương trình mô tả bộ so sánh 2-bit	10

7	Chương trình mô tả bộ so sánh 4-bit	10
8	Chương trình mô tả bộ so sánh 8-bit	11
9	Chương trình mô tả một đơn vị của bộ Bitonic Sort	11
10	Chương trình mô tả bộ Bitonic Sort Block-4	12
11	Chương trình mô tả bộ Bitonic Sort Block-8	13
12	Chương trình mô tả bộ Bitonic Sort 8 phần tử đầu vào	15

#### Câu 2

Thiết kế mạch tổ hợp tìm vị trí bit 1 đầu tiên (tính từ MSB) của chuỗi 24-bit. Cho các standard cell như sau: cổng not, các cổng logic 2 ngõ vào, mux 2-1, mux 4-1.


#### a) Thiết kế mạch chỉ được dùng các standard cell trên.

Đầu tiên nhóm em sẽ thiết kế từ một bộ tìm kiếm vị trí bit 1 đầu tiên (tính từ MSB) cho một chuỗi 4-bit trước.


Input			Output		Zero Flag	
$X_3$	$X_2$	$X_1$	$X_0$	$Y_1$	$Y_0$	V
0	0	0	0	0	0	1
0	0	0	1	0	0	0
0	0	1	X	0	1	0
0	1	X	X	1	0	0
1	X	X	X	1	1	0

Bảng 1: Bảng sự thật của bộ phát hiện bit 1 (Leading one position) cho 4 bit.

Từ bảng 1, ta rút gọn và có được mạch như sau:




Hình 1: Sơ đồ logic của bộ LOPD 4bit.




Từ bộ LOPD 4-bit trên, ta triển khai bộ LOPD 8-bit và bộ LOPD 16-bit như sau:

Hình 2: Sơ đồ logic của bộ LOPD 8<br/>bit.



Hình 3: Sơ đồ logic của bộ LOPD 16bit.

Từ bộ LOPD 8-bit và LOPD 16-bit trên, ta ghép lại thành 24-bit với LOPD 8-bit vào vị trí 8-bit cao (từ  $23 \rightarrow 16$ ) và bộ LOPD 16-bit vào 16-bit thấp (từ  $15 \rightarrow 0$ ).



Hình 4: Sơ đồ logic của bộ LOPD 24-bit.

#### b) Viết chương trình HDL mô tả mạch đã cho.

```
module LOPD_4bit(
      input logic [3:0]
                          i data
      output logic [1:0]
                          o_pos_one,
      output logic
                          o_zero_flag
  );
   // D[3] | D[2] | D[1] | D[0] |P0[3] | P0[2] | P0[1] | P0[0] | ZERO_FLAG |
                                1 0
             0 | 0 | 0 | 0
                                        -1
       0 I
             0 |
                  0 |
                        1
                           1 0
                                 - 1
                                    0
                                        -1
                                           0
                                              - 1
                                                     - 1
                                                          0
                                                                Т
   11
                                                  1
            0
               1
                        X
                             0
                                 1
                                    0
                                        1
11
   //
         1
                  1
                     -1
                           1
                                              -1
                                                                1
                                - 1
12
   11
         1
               -1
                  X
                     - 1
                        X
                           1 0
                                    1
                                        - 1
                                           0
                                              - 1
                                                  0
                   X I
             X I
                        X | 1
   14
15
   // D[3] | D[2] | D[1] | D[0] | P0[1] | P0[0] | ZERO_FLAG |
16
       0 | 0 |
                  0
                     1
                        0 |
                             0
17
       0 |
             0 |
                  0 |
                        1
                           1
                                 - 1
                                        -1
18
   //
       0 | 0 | 1 | X | 0
                                 | 1
                                        0
                                                   1
                                 1
                                     0
                                        1
                                              0
19
   11
       0 |
            1
               X |
                        X
                           1
                                                   -1
20
         -1
             X
               -1
                  X
                     1
                        X
                           -1
                              1
                                  -1
                                     1
                                         1
21
22
   assign o_zero_flag = ~((o_pos_one[1])|(i_data[1]|i_data[0])) ;
   assign o_pos_one[1] = i_data[3] | i_data[2];
23
24
   assign o_pos_one[0] = ((~(i_data[3] | i_data[2])) & (i_data[1])) | (i_data[3]);
25
   endmodule
```

Listing 1: Chương trình mô tả LOPD 4-bit.

```
module LOPD_8bit(
     input logic [7:0]
                    i data
     output logic [2:0]
                    o_pos_one,
     output logic
                    o_zero_flag
  );
  // LOPD_4bit_unit_0
  logic w_zero_flag_0;
11
  logic [1:0] w_pos_one_0;
12
  LOPD_4bit LOPD_4bit_unit_0 (
13
    .i_data
              (i_data[3:0]),
14
     .o_pos_one
               (w_pos_one_0),
     .o_zero_flag
              (w_zero_flag_0)
16
  );
17
18
  // LOPD 4bit unit 1
19
  20
21
  logic w_zero_flag_1;
  logic [1:0] w_pos_one_1;
22
  LOPD_4bit LOPD_4bit_unit_1 (
23
24
     .i_data
               (i_data[7:4]),
25
               (w_pos_one_1),
     .o_pos_one
26
     .o_zero_flag (w_zero_flag_1)
27
  );
28
  2.9
30
  // LOD_8bit_unit
  31
32
  assign o_zero_flag = w_zero_flag_0 & w_zero_flag_1;
  assign o_pos_one[2] = ~(w_zero_flag_1);
```

```
34    assign o_pos_one[1] = (w_zero_flag_1) ? w_pos_one_0[1] : w_pos_one_1[1];
35    assign o_pos_one[0] = (w_zero_flag_1) ? w_pos_one_0[0] : w_pos_one_1[0];
36    endmodule
```

Listing 2: Chương trình mô tả LOPD 8-bit.

```
module LOPD_16bit(
      input logic [15:0]
                           i_data ,
      output logic [3:0]
                           o_pos_one,
      output logic
                           o_zero_flag
   );
   // // LOPD_4bit_unit
   logic [1:0] w_one_position_0_0;
11
             w_zero_flag_0_0;
   logic
13
   LOPD_4bit LOPD4BIT_0_0 (
14
      .i_data
                    (i_data[3:0]),
                    (w_one_position_0_0),
15
      .o_pos_one
16
      .o_zero_flag (w_zero_flag_0_0)
17
   );
18
   logic [1:0] w_one_position_0_1;
19
   logic w_zero_flag_0_1;
20
   LOPD_4bit LOPD4BIT_0_1 (
      .i_data
                 (i_data[7:4]),
21
22
      .o_pos_one
                    (w_one_position_0_1),
      .o_zero_flag (w_zero_flag_0_1)
23
24
   );
25
   logic [1:0] w_one_position_0_2;
26
             w_zero_flag_0_2;
   logic
27
   LOPD_4bit LOPD4BIT_0_2 (
                   (i_data[11:8]),
29
      .o_pos_one
                    (w_one_position_0_2),
30
      .o_zero_flag
                    (w_zero_flag_0_2)
31
   ):
32
   logic [1:0] w_one_position_0_3;
33
   logic
           w_zero_flag_0_3;
34
   LOPD_4bit LOPD4BIT_0_3 (
3.5
      .i_data
                    (i_data[15:12]),
36
                   (w_one_position_0_3),
      .o_pos_one
37
      .o_zero_flag (w_zero_flag_0_3)
38
   );
39
   logic [1:0] w_one_position_1_0;
40
41
   LOPD_4bit LOPD4BIT_1_0 (
                    ({~w_zero_flag_0_3, ~w_zero_flag_0_2, ~w_zero_flag_0_1, ~w_zero_flag_0_2}),
42
      .i data
43
                    (w_one_position_1_0),
      .o_pos_one
                  (o_zero_flag)
44
      .o_zero_flag
45
   );
46
   47
   // // LOD 16bit unit
48
49
   50
   MUX_4_1 #(
51
      .SIZE_DATA (1)
52
   ) MUX_4_1_0(
53
      .i_data_0
                    (w_one_position_0_0[0]),
54
      .i_data_1
                    (w_one_position_0_1[0]),
55
      .i_data_2
                    (w_one_position_0_2[0]),
      .i_data_3
                    (w_one_position_0_3[0]),
```

```
({o_pos_one[3], o_pos_one[2]}),
57
        .i_select
58
        .o_data
                         (o_pos_one[0])
59
    );
60
    MUX_4_1 #(
        .SIZE_DATA (1)
61
62
    ) MUX_4_1_1(
                         (w_one_position_0_0[1]),
63
        .i_data_0
64
        .i_data_1
                         (w_one_position_0_1[1]),
65
        .i_data_2
                         (w_one_position_0_2[1]),
                         (w_one_position_0_3[1]),
66
        .i_data_3
67
                         ({o_pos_one[3], o_pos_one[2]}),
        .i_select
                         (o_pos_one[1])
68
        .o_data
69
    );
70
71
    assign o_pos_one[2] = w_one_position_1_0[0];
72
    assign o_pos_one[3] = w_one_position_1_0[1];
73
74
    endmodule
75
76
    module MUX_4_1 #(
77
        parameter SIZE_DATA = 1
78
79
        input logic [SIZE_DATA-1:0]
                                          i_data_0
        input logic [SIZE_DATA-1:0]
80
                                          i data 1
81
        input logic [SIZE_DATA-1:0]
                                          i_data_2
        input logic [SIZE_DATA-1:0]
82
                                          i_data_3
83
        input logic [1:0]
                                          i_select
        output logic [SIZE_DATA-1:0]
84
                                          o_data
85
    reg [SIZE_DATA-1:0] w_o_mux;
86
    always_comb begin : MUX_4_1_1
87
        case (i_select)
88
89
            2 b00:
90
                w_o_mux = i_data_0;
             2 b01:
92
                 w_o_mux = i_data_1;
93
             2 b10:
94
                 w_o_mux = i_data_2;
95
96
                 w_o_mux = i_data_3;
97
            default:
98
                 w_o_mux = '0;
99
         endcase
100
    assign o_data = w_o_mux;
103
    endmodule
```

Listing 3: Chương trình mô tả LOPD 16-bit.

```
module Question2 #(
       parameter SIZE_DATA
                                = 24
       parameter SIZE_LOPD
                               = 5
   ) (
       input logic [SIZE_DATA-1:0]
                                        i_data
       output logic [SIZE_LOPD-1:0]
                                        o_one_position
       output logic
                                        o_zero_flag
   );
   logic [15:0]
                    LOPD16_i_data;
11
   assign LOPD16_i_data = i_data[15:0];
12
   logic [3:0]
                LOPD16_o_pos_one;
   logic
                    LOPD16_o_zero_flag;
```

```
logic [7:0]
                    LOPD8_i_data;
15
   assign LOPD8_i_data = i_data[23:16];
   logic [2:0] LOPD8_o_pos_one;
16
17
   logic
                    LOPD8_o_zero_flag;
   LOPD_16bit LOPD_16bit_UNIT_LSB (
18
19
       .i_data
                          (LOPD16_i_data),
                          (LOPD16_o_pos_one),
20
       .o_pos_one
21
       .o_zero_flag
                           (LOPD16_o_zero_flag)
22
   ):
23
24
   LOPD_8bit LOPD_8bit_UNIT_MSB (
                  (LOPD8_i_data),
25
       .i_data
26
       .o_pos_one
                           (LOPD8_o_pos_one),
       .o_zero_flag (LOPD8_o_zero_flag)
27
28
   );
29
   assign o_zero_flag = LOPD16_o_zero_flag & LOPD8_o_zero_flag;
30
31
   assign o_one_position[0] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[0] : LOPD8_o_pos_one[0];
32
   assign o_one_position[1] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[1] : LOPD8_o_pos_one[1];
   assign o_one_position[2] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[2] : LOPD8_o_pos_one[2];
33
34
   assign o_one_position[3] = LOPD8_o_zero_flag ? LOPD16_o_pos_one[3] : 1'b0;
   assign o_one_position[4] = ~LOPD8_o_zero_flag;
35
36
   endmodule
```

Listing 4: Chương trình mô tả LOPD 24-bit.

# c) Viết testbench cho mạch, thực hiện testbench với 100 mẫu và tính scoreboard của 100 mẫu đó.


Đầu tiên nhóm em thực hiện triển khai chứng minh kết quả đúng bằng giải thuật sau:

```
function automatic logic [SIZE_LOP-1:0] Test_LOPD(
         input logic [SIZE_DATA-1:0]
                                          f i data
         logic [SIZE_DATA-1:0] t_temp;
         int cnt_position_1;
            t_temp = f_i_data;
            cnt_position_1 = 0;
             if(t_temp == 0) begin
                Test_LOPD = 0;
12
             end else begin
                while (t_temp[SIZE_DATA-1] == 0) begin
                  t_temp = t_temp << 1;
14
                   cnt_position_1 ++;
16
                end
                Test_LOPD = SIZE_DATA - cnt_position_1 - 1;
18
      endfunction
```


Listing 5: Giải thuật chứng minh kết quả của bộ LOPD 24-bit.

#### Câu 6

Thiết kế một bộ sắp xếp song song như hình dưới, mô tả giải thuật sắp xếp 8 mẫu ngõ vào  $x_1, x_2, \ldots, x_8$ , và cho ngõ ra là  $y_1, y_2, \ldots, y_8$  theo thứ tự giảm dần (hoặc tăng dần).



Trong đó, mỗi bộ BN (Bitonic Sort) có cấu trúc như hình:



Cho các standard cell là: Cổng NOT, các cổng logic 2 ngõ vào, Mux 2-1, Mux 4-1.

a) Giả sử các mẫu ngõ vào có độ rộng là 8bit. Thiết kế mạch trên theo phương pháp đã cho và chỉ được sử dụng các standard cell trên.

```
Bộ so sánh 8bit
Bộ Swap 8bit
Bitonic Sort
```

b) Viết chương trình HDL mô tả mạch đã cho.

```
module COMP_2bit(
    input logic [1:0] i_data_a,
    input logic [1:0] i_data_b,
    output logic    o_less,
    output logic    o_equal
);

assign o_less = (~i_data_a[1] & ~i_data_a[0] & i_data_b[0]) | (~i_data_a[0] & i_data_b[1] & i_data_b
    [0]) | (~i_data_a[1] & i_data_b[1]);
    assign o_equal = ~|(i_data_a ~ i_data_b);
endmodule
```

Listing 6: Chương trình mô tả bộ so sánh 2-bit.

```
module COMP_4bit(
       input logic [3:0] i_data_a,
       input logic [3:0] i_data_b,
                          o_less,
        output logic
                           o_equal
       logic w_less_low, w_equal_low;
       logic w_less_high, w_equal_high;
       COMP_2bit u_low (
           .i_data_a (i_data_a[1:0]),
12
            .i_data_b (i_data_b[1:0]),
13
            .o_less (w_less_low),
            .o_equal (w_equal_low)
14
15
16
       COMP_2bit u_high (
18
           .i_data_a (i_data_a[3:2]),
            .i_data_b (i_data_b[3:2]),
20
            .o_less
                     (w_less_high),
21
            .o_equal (w_equal_high)
22
24
       assign o_less = w_less_high | (w_equal_high & w_less_low);
       assign o_equal = w_equal_high & w_equal_low;
   endmodule
```

Listing 7: Chương trình mô tả bộ so sánh 4-bit.

```
module COMP_less #(
        parameter SIZE_DATA = 8
   ) (
        input logic [SIZE_DATA-1:0] i_data_a,
        input logic [SIZE_DATA-1:0] i_data_b,
        output logic
                                     o_less
   );
        logic w_less_low, w_equal_low;
        logic w_less_high, w_equal_high;
11
        COMP_4bit u_low (
            .i_data_a (i_data_a[3:0]),
12
            .i_data_b (i_data_b[3:0]),
14
            .o_less (w_less_low),
15
            .o_equal (w_equal_low)
16
17
18
       COMP_4bit u_high (
            .i_data_a (i_data_a[7:4]),
19
20
            .i_data_b (i_data_b[7:4]),
21
            .o less (w less high).
22
            .o_equal (w_equal_high)
23
24
        assign o_less = w_less_high | (w_equal_high & w_less_low);
25
    endmodule
```

Listing 8: Chương trình mô tả bộ so sánh 8-bit.

```
module Compare_and_Swap_unit #(
                           = 1 ,
       parameter IS_ASC
       parameter SIZE_DATA
                               = 8
   ) (
       input logic [SIZE_DATA-1:0]
                                     i_data_a
                                     i_data_b
       input logic [SIZE_DATA-1:0]
       output logic [SIZE_DATA-1:0]
                                       o_data_max
       output logic [SIZE_DATA-1:0]
                                       o_data_min
11
   logic w_compare;
12
   COMP_less #(
       .SIZE_DATA (SIZE_DATA)
13
14
   ) COMP_UNIT (
       // o_less = i_data_a < i_data_b
                    (i_data_a),
16
       .i_data_a
17
                       (i_data_b),
       .i_data_b
18
                       (w_compare)
19
   ):
20
   // COMP_parallel_prefix_binary #(
         .SIZE_DATA (SIZE_DATA)
21
   11
22
   // ) COMP_UNT (
         .i_data_a
23
   11
                          (i_data_a),
24
   //
          .i_data_b
                          (i_data_b),
                          (w_compare)
25
   11
          .o_less
26
   //);
27
28
   generate
       if(IS_ASC) begin
2.9
           assign o_data_max = w_compare ? i_data_b : i_data_a;
30
31
           assign o_data_min = w_compare ? i_data_a : i_data_b;
32
       end else begin
           assign o_data_max = w_compare ? i_data_a : i_data_b;
```

```
assign o_data_min = w_compare ? i_data_b : i_data_a;

end
endgenerate

red
endmodule
```

Listing 9: Chương trình mô tả một đơn vị của bộ Bitonic Sort.

```
module Bitonic Block4 #(
                           = 1 ,
      parameter IS_ASC
                           = 8
      parameter SIZE_DATA
   ) (
      input logic [SIZE_DATA-1:0]
                                  i_data_0
      input logic [SIZE_DATA-1:0]
                                  i_data_1
      input logic [SIZE_DATA-1:0]
                                  i_data_2
      input logic [SIZE_DATA-1:0]
                                  i_data_3
      output logic [SIZE_DATA-1:0]
                                  o_data_0
      output logic [SIZE_DATA-1:0]
                                  o_data_1
      output logic [SIZE_DATA-1:0]
                                  o_data_2
12
      output logic [SIZE_DATA-1:0]
                                  o_data_3
13
   );
14
15
   16
   // Internal Logics
17
   18
   wire [SIZE_DATA-1:0] w_data_max_0_0, w_data_max_0_1;
19
   wire [SIZE_DATA-1:0] w_data_min_0_0, w_data_min_0_1;
   wire [SIZE_DATA-1:0] w_data_max_1_0, w_data_max_1_1;
20
21
   wire [SIZE_DATA-1:0] w_data_min_1_0, w_data_min_1_1;
   wire [SIZE_DATA-1:0] w_data_max_2_0, w_data_min_2_0;
22
23
   24
25
   // SubModules
   26
28
   Compare_and_Swap_unit #(
                 (IS_ASC),
29
      .IS_ASC
      .SIZE_DATA
                    (SIZE_DATA)
30
31
   ) CAS_0_0 (
32
      .i_data_a
                    (i_data_0),
33
      .i_data_b
                    (i_data_1),
34
       .o_data_max
                    (w_data_max_0_0),
35
                    (w_data_min_0_0)
      .o_data_min
36
   );
37
38
   Compare_and_Swap_unit #(
      .IS_ASC (IS_ASC),
39
40
      .SIZE_DATA
                    (SIZE_DATA)
   ) CAS_0_1 (
41
42
      .i_data_a
                    (i_data_2),
43
      .i_data_b
                    (i data 3).
      .o_data_max
                    (w_data_max_0_1),
       .o_data_min
                    (w_data_min_0_1)
45
46
   );
47
48
   Compare_and_Swap_unit #(
                 (IS_ASC),
      .IS_ASC
49
                    (SIZE_DATA)
50
      .SIZE_DATA
   ) CAS_1_0 (
52
      .i_data_a
                    (w_data_max_0_0),
      .i_data_b
                    (w_data_max_0_1),
54
      .o_data_max
                    (w_data_max_1_0),
      .o_data_min
                    (w_data_min_1_0)
```

```
);
57
58
    Compare and Swap unit #(
59
        .IS_ASC
                        (IS_ASC),
        .SIZE_DATA
                        (SIZE_DATA)
60
61
   ) CAS_1_1 (
       .i_data_a
                        (w_data_min_0_0),
62
63
        .i_data_b
                        (w_data_min_0_1),
        .o data max
                        (w data max 1 1).
64
65
        .o_data_min
                        (w_data_min_1_1)
   ):
66
67
68
    Compare_and_Swap_unit #(
       .IS_ASC
                     (IS_ASC),
69
                        (SIZE_DATA)
70
        .SIZE_DATA
71
   ) CAS_2_0 (
72
        .i_data_a
                        (w_data_min_1_0),
73
        .i_data_b
                        (w_data_max_1_1),
74
        .o_data_max
                        (w_data_max_2_0),
75
                        (w_data_min_2_0)
        .o_data_min
76
   );
77
78
   assign o_data_0 = w_data_max_1_0;
79
    assign o_data_1 = w_data_max_2_0;
80
    assign o_data_2 = w_data_min_2_0;
   assign o_data_3 = w_data_min_1_1;
81
82
    endmodule
```

Listing 10: Chương trình mô tả bộ Bitonic Sort Block-4.

```
module Bitonic_Block8 #(
       parameter IS_ASC
                               = 1 ,
       parameter SIZE_DATA
                               = 8
   ) (
       input logic [SIZE_DATA-1:0]
                                       i_data_0
       input logic [SIZE_DATA-1:0]
                                       i_data_1
       input logic [SIZE_DATA-1:0]
                                       i_data_2
       input logic [SIZE_DATA-1:0]
                                       i_data_3
       input logic [SIZE_DATA-1:0]
                                       i_data_4
       input logic [SIZE_DATA-1:0]
                                       i_data_5
       input logic [SIZE_DATA-1:0]
                                       i_data_6
       input logic [SIZE_DATA-1:0]
12
                                       i_data_7
13
       output logic [SIZE_DATA-1:0]
                                       o_data_0
14
       output logic [SIZE_DATA-1:0]
                                       o_data_1
15
       output logic [SIZE_DATA-1:0]
                                       o_data_2
       output logic [SIZE_DATA-1:0]
16
                                       o_data_3
17
       output logic [SIZE_DATA-1:0]
                                       o_data_4
       output logic [SIZE_DATA-1:0]
                                       o_data_5
18
19
       output logic [SIZE_DATA-1:0]
                                       o_data_6
20
       output logic [SIZE_DATA-1:0]
                                       o_data_7
21
   );
22
   23
   // Internal Logics
24
   26
   wire [SIZE_DATA-1:0] w_data_max_0_0, w_data_max_0_1, w_data_max_0_2, w_data_max_0_3;
27
   wire [SIZE_DATA-1:0] w_data_min_0_0, w_data_min_0_1, w_data_min_0_2, w_data_min_0_3;
   \label{eq:wire} \mbox{wire } \mbox{[SIZE\_DATA-1:0]} \mbox{ $w$\_data$\_max$\_1$\_0, $w$\_data$\_max$\_1$\_1, $w$\_data$\_max$\_1$\_2;
2.8
   wire [SIZE_DATA-1:0] w_data_min_1_0, w_data_min_1_1, w_data_min_1_2;
30
   wire [SIZE_DATA-1:0] w_data_max_2_0, w_data_max_2_1;
31
   wire [SIZE_DATA-1:0] w_data_min_2_0, w_data_min_2_1;
32
```

```
34
   // SubModules
   35
36
37
   Compare_and_Swap_unit #(
38
      .IS_ASC
                     (IS_ASC),
                     (SIZE_DATA)
       .SIZE DATA
39
40
   ) CAS_0_0 (
41
      .i_data_a
                     (i data 0).
       .i_data_b
                     (i_data_1),
42
       .o_data_max
                      (w_data_max_0_0),
43
44
       .o_data_min
                      (w_data_min_0_0)
   );
45
   Compare_and_Swap_unit #(
       .IS_ASC
                   (IS_ASC),
47
48
       .SIZE_DATA
                      (SIZE_DATA)
49
   ) CAS_0_1 (
50
      .i_data_a
                     (i_data_2),
       .i_data_b
                     (i_data_3),
52
       .o_data_max
                      (w_data_max_0_1),
53
       .o_data_min
                      (w_data_min_0_1)
54
   );
   Compare_and_Swap_unit #(
56
       .IS_ASC
                   (IS_ASC),
57
       .SIZE_DATA
                      (SIZE_DATA)
   ) CAS_0_2 (
58
59
       .i_data_a
                     (i_data_4),
                      (i_data_5),
60
       .i_data_b
       .o_data_max
61
                      (w_data_max_0_2),
                      (w_data_min_0_2)
62
       .o_data_min
   );
63
   Compare_and_Swap_unit #(
64
65
       .IS_ASC
                   (IS_ASC),
       .SIZE_DATA
                      (SIZE_DATA)
66
   ) CAS_0_3 (
67
68
       .i_data_a
                     (i_data_6),
69
       .i_data_b
                      (i_data_7),
70
       .o_data_max
                      (w_data_max_0_3),
71
       .o_data_min
                      (w_data_min_0_3)
72
   );
73
74
   Compare_and_Swap_unit #(
                  (IS_ASC),
75
      .IS_ASC
76
       .SIZE_DATA
                     (SIZE_DATA)
77
   ) CAS_1_0 (
78
       .i_data_a
                      (w_data_min_0_0),
79
       .i_data_b
                     (w_data_max_0_1),
80
       .o_data_max
                     (w_data_max_1_0),
                      (w_data_min_1_0)
81
       .o_data_min
82
   Compare_and_Swap_unit #(
83
      .IS_ASC
                   (IS_ASC),
84
                      (SIZE_DATA)
85
       .SIZE_DATA
   ) CAS_1_1 (
86
                     (w_data_min_0_1),
87
      .i_data_a
88
       .i_data_b
                     (w_data_max_0_2),
                      (w_data_max_1_1),
89
       .o_data_max
90
       .o_data_min
                      (w_data_min_1_1)
91
92
   Compare_and_Swap_unit #(
93
      .IS_ASC
                   (IS_ASC),
94
       .SIZE_DATA
                      (SIZE_DATA)
95
   ) CAS_1_2 (
96
       .i data a
                      (w data min 0 2).
```

```
97
         .i_data_b
                         (w_data_max_0_3),
98
         .o_data_max
                         (w_data_max_1_2),
99
                         (w_data_min_1_2)
         .o data min
100
    );
102
     Compare_and_Swap_unit #(
        .IS_ASC
                      (IS ASC).
103
104
         .SIZE_DATA
                         (SIZE_DATA)
    ) CAS_2_0 (
105
        .i_data_a
                         (w_data_min_1_0),
106
                         (w_data_max_1_1),
         .i_data_b
                         (w_data_max_2_0),
108
         .o_data_max
                         (w_data_min_2_0)
         .o_data_min
110
111
    Compare_and_Swap_unit #(
112
         .IS_ASC
                      (IS_ASC),
113
         .SIZE_DATA
                         (SIZE_DATA)
    ) CAS_2_1 (
114
115
         .i_data_a
                         (w_data_min_1_1),
116
         .i_data_b
                         (w_data_max_1_2),
117
         .o_data_max
                         (w_data_max_2_1),
         .o_data_min
                         (w_data_min_2_1)
118
119
    );
120
    assign o_data_0 = w_data_max_0_0;
    assign o_data_1 = w_data_max_1_0;
123
    assign o_data_2 = w_data_max_2_0;
    assign o_data_3 = w_data_min_2_0;
124
125
    assign o_data_4 = w_data_max_2_1;
    assign o_data_5 = w_data_min_2_1;
126
    assign o_data_6 = w_data_min_1_2;
127
    assign o_data_7 = w_data_min_0_3;
128
```

Listing 11: Chương trình mô tả bộ Bitonic Sort Block-8.

```
module Bitonic_Sort #(
       parameter IS_ASC
        parameter NUM_ELEM = 8,
        parameter SIZE_DATA = 8
   ) (
        input logic [(NUM_ELEM*SIZE_DATA)-1:0] i_data
        output logic [(NUM_ELEM*SIZE_DATA)-1:0] o_sorted
   );
        // Split flat bus into array
        wire [SIZE_DATA-1:0] w_i_data [0:NUM_ELEM-1];
12
        wire [SIZE_DATA-1:0] w_0_data [0:NUM_ELEM-1];
       wire [SIZE_DATA-1:0] w_sorted [0:NUM_ELEM-1];
13
14
       genvar i;
16
        generate
            for (i = 0; i < NUM_ELEM; i++) begin : UNPACK_INPUT</pre>
17
                assign w_i_data[i] = i_data[i*SIZE_DATA +: SIZE_DATA];
19
20
        endgenerate
21
        Bitonic_Block4 #(
22
                             (IS ASC).
23
            .IS ASC
            .SIZE_DATA
                            (SIZE_DATA)
        ) BN_4_UNIT_0 (
25
26
            .i_data_0
                             (w_i_data[0]),
            .i_data_1
                             (w_i_data[1]),
```

```
.i_data_2
                              (w_i_data[2]),
28
29
            .i_data_3
                              (w_i_data[3]),
            .o_data_0
                              (w_0_data[0]),
30
31
             .o_data_1
                              (w_0_data[1]),
             .o_data_2
                              (w_0_data[2]),
32
33
             .o_data_3
                              (w_0_data[3])
34
35
        Bitonic_Block4 #(
                              (IS_ASC),
36
            .IS ASC
            .SIZE_DATA
                              (SIZE_DATA)
37
        ) BN_4_UNIT_1 (
38
            .i_data_0
39
                              (w_i_data[4]),
                              (w_i_data[5]),
            .i_data_1
40
            .i_data_2
                              (w_i_data[6]),
                              (w_i_data[7]),
42
            .i_data_3
43
            .o_data_0
                              (w_0_data[4]),
44
             .o_data_1
                              (w_0_data[5]),
45
            .o_data_2
                              (w_0_data[6]),
46
             .o_data_3
                              (w_0_data[7])
47
48
49
        Bitonic_Block8 #(
50
            .IS_ASC
                              (IS_ASC),
51
            .SIZE_DATA
                              (SIZE_DATA)
52
        ) BN_8_UNIT_0 (
                              (w_0_data[0]),
            .i_data_0
53
            .i_data_1
                              (w_0_data[4]),
                              (w_0_data[1]),
            .i_data_2
55
             .i_data_3
                              (w_0_data[5]),
            .i_data_4
                              (w_0_data[2]),
            .i_data_5
                              (w_0_data[6]),
58
59
            .i_data_6
                              (w_0_data[3]),
60
            .i_data_7
                              (w_0_data[7]),
                              (w_sorted[0]),
61
            .o_data_0
            .o_data_1
                              (w_sorted[1]),
62
63
            .o_data_2
                              (w_sorted[2]),
            .o_data_3
                              (w_sorted[3]),
64
65
             .o\_data\_4
                              (w_sorted[4]),
66
            .o_data_5
                              (w_sorted[5]),
67
             .o_data_6
                              (w_sorted[6]),
             .o_data_7
                              (w_sorted[7])
68
69
70
        generate
            for (i = 0; i < NUM_ELEM; i++) begin : PACK_OUTPUT</pre>
72
73
                 assign o_sorted[i*SIZE_DATA +: SIZE_DATA] = w_sorted[i];
74
        endgenerate
76
    endmodule
```

Listing 12: Chương trình mô tả bộ Bitonic Sort 8 phần tử đầu vào.