

VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY
HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING



BIG PROJECT 2 REPORT

FPGA Implementation of 8-Point FFT - Digital System Design

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design
and Verification

GROUP: 08

List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2210780	Nguyễn Đại Đồng	L01
2	2213874	Nguyễn Thanh Tùng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

Mục lục

1	Theoretical Background	1
1.1	Biến đổi Fourier Rời rạc (DFT)	1
1.2	Thuật toán FFT (Cooley-Tukey Radix-2)	1
1.3	Kiến trúc Tính toán Cơ sở	2
1.3.1	Đơn vị Cánh bướm (Butterfly Unit)	2
1.3.2	Đảo Bit (Bit Reversal)	2
1.4	Vấn đề Thực thi Phần cứng với Floating-Point	3
2	RTL Implementation Strategy	4
2.1	IEEE 754 Single-Precision Floating-Point Adder/Subtractor Design	4
2.2	IEEE 754 Single-Precision Floating-Point Multiplier Design	6
2.3	Radix-2 Butterfly Processing Unit (BPU) Design	7
2.4	8-Point FFT Processor Top-Level Architecture	8
3	Design Verification and Evaluation	9
3.1	Verification for Floating-Point Adder/Subtractor Design	9
3.2	Verification for Floating-Point Multiplier Design	9
3.3	Verification for Radix-2 Butterfly Processing Unit (BPU) Design	9
3.4	Verification for 8-Point FFT Processor	9

Danh sách hình vẽ

1.1	Sơ đồ cấu trúc Butterfly Radix-2	2
2.1	Algorithmic flowchart of the IEEE 754 Floating-Point Adder/Subtractor.	4
2.2	Top-level hardware architecture of the 32-bit Floating-Point Adder/Subtractor.	5
2.3	Algorithmic flowchart of the IEEE 754 Floating-Point Multiplier.	6

2.4	Top-level hardware architecture of the 32-bit Floating-Point Multiplier.	7
2.5	Structure of Radix-2 Butterfly Processing Unit (BPU).	8
2.6	Structure of Radix-2 Butterfly Processing Unit (BPU).	8

Danh sách bảng

List of Listings

Chapter 1. Theoretical Background

1.1 Biến đổi Fourier Rời rạc (DFT)

Trước khi thiết kế bộ FFT, cần xem xét định nghĩa gốc của Biến đổi Fourier Rời rạc (DFT). Với một tín hiệu đầu vào $x[n]$ có độ dài N , DFT được định nghĩa như sau:

$$X[k] = \sum_{n=0}^{N-1} x[n] \cdot W_N^{kn}, \quad 0 \leq k \leq N-1 \quad (1.1)$$

Trong đó:

- $x[n]$: Chuỗi tín hiệu đầu vào miền thời gian.
- $X[k]$: Chuỗi tín hiệu đầu ra miền tần số.
- W_N : Hệ số quay (Twiddle Factor), được xác định bởi:

$$W_N = e^{-j\frac{2\pi}{N}} = \cos\left(\frac{2\pi}{N}\right) - j \sin\left(\frac{2\pi}{N}\right) \quad (1.2)$$

Hạn chế của DFT trực tiếp: Để tính toán trực tiếp, độ phức tạp thuật toán là $O(N^2)$. Với $N = 8$, số phép nhân phức cần thực hiện là $8^2 = 64$. Điều này tiêu tốn nhiều tài nguyên phần cứng và làm giảm tốc độ xử lý.

1.2 Thuật toán FFT (Cooley-Tukey Radix-2)

Để tối ưu hóa phần cứng, thuật toán *Cooley-Tukey Radix-2 Decimation-in-Time (DIT)* được sử dụng. Thuật toán này chia nhỏ bài toán DFT N điểm thành hai bài toán DFT $N/2$ điểm (chẵn và lẻ) một cách đệ quy.

Công thức tổng quát cho Radix-2 DIT:

$$X[k] = \text{DFT}_{N/2}\{x_{\text{chan}}\} + W_N^k \cdot \text{DFT}_{N/2}\{x_{\text{le}}\} \quad (1.3)$$

Với thuật toán này, độ phức tạp giảm xuống còn $O(N \log_2 N)$. Đối với $N = 8$, số tầng tính toán là $\log_2 8 = 3$ tầng, và tổng số phép tính cơ sở giảm đáng kể so với DFT truyền thống.

1.3 Kiến trúc Tính toán Cơ sở


1.3.1 Đơn vị Cánh bướm (Butterfly Unit)

Phần tử xử lý trung tâm của FFT Radix-2 là cấu trúc Butterfly. Một đơn vị Butterfly thực hiện tính toán trên hai mẫu đầu vào A và B để tạo ra hai mẫu đầu ra A' và B' theo công thức:

$$A' = A + W_N^k \cdot B \quad (1.4)$$

$$B' = A - W_N^k \cdot B \quad (1.5)$$

Dưới đây là sơ đồ luồng tín hiệu của một đơn vị Butterfly:



Hình 1.1: Sơ đồ cấu trúc Butterfly Radix-2

Về mặt phần cứng, mỗi Butterfly đòi hỏi:

- 1 Bộ nhân phức (Complex Multiplier).
- 2 Bộ cộng/trừ phức (Complex Adder/Subtractor).

1.3.2 Đảo Bit (Bit Reversal)

Do tính chất phân chia "Decimation-in-Time", đầu vào của bộ FFT cần được sắp xếp lại theo thứ tự đảo bit để đầu ra có thứ tự tự nhiên. Ví dụ với $N = 8$ (biểu diễn bằng 3 bit):

- Index 1 (001_2) $\rightarrow$ Đổi thành 4 (100_2).
- Index 3 (011_2) $\rightarrow$ Đổi thành 6 (110_2).

Trong thiết kế phần cứng, việc này thường được thực hiện bằng cách trao đổi đường dây kết nối (hard-wired) ở tầng đầu vào, không tốn tài nguyên logic.


1.4 Vấn đề Thực thi Phần cứng với Floating-Point

Khác với Fixed-point, việc thiết kế FFT sử dụng Floating-point (thường theo chuẩn IEEE 754 Single Precision 32-bit) mang lại độ chính xác cao và dải động (dynamic range) lớn, nhưng đặt ra các thách thức thiết kế sau:

1. **Định dạng dữ liệu (IEEE 754 Standard):** Dữ liệu được biểu diễn dưới dạng $V = (-1)^S \times 1.M \times 2^{E-Bias}$. Mỗi số phức gồm 2 thanh ghi 32-bit (Phần thực và Phần ảo).
2. **Độ phức tạp của khối tính toán:**
 - *Phép cộng/trừ:* Cần các khối logic cho việc so sánh số mũ, dịch bit để căn chỉnh phần định trị (alignment), cộng phần định trị, và dò tìm bit 1 đầu tiên (Leading One Detector) để chuẩn hóa lại.
 - *Phép nhân:* Cần nhân phần định trị và cộng số mũ, đồng thời xử lý tràn số (overflow/underflow).
3. **Độ trễ đường ống (Pipeline Latency):** Do cấu trúc phức tạp của bộ cộng/nhân dấu phẩy động, mỗi phép tính thường mất nhiều chu kỳ xung nhịp (ví dụ: 3-5 cycles). Hệ thống cần thiết kế pipeline sâu để duy trì thông lượng (throughput) mà không làm giảm tần số hoạt động.
4. **Lưu trữ Hệ số quay:** Các giá trị W_N được lưu trữ trong ROM dưới định dạng IEEE 754 32-bit.


Chapter 2. RTL Implementation Strategy

2.1 IEEE 754 Single-Precision Floating-Point Adder/Subtractor Design




Hình 2.1: Algorithmic flowchart of the IEEE 754 Floating-Point Adder/Subtractor.

2 RTL IMPLEMENTATION STRATEGY




Hình 2.2: Top-level hardware architecture of the 32-bit Floating-Point Adder/Subtractor.

2.2 IEEE 754 Single-Precision Floating-Point Multiplier Design



Hình 2.3: Algorithmic flowchart of the IEEE 754 Floating-Point Multiplier.

2 RTL IMPLEMENTATION STRATEGY




Hình 2.4: Top-level hardware architecture of the 32-bit Floating-Point Multiplier.

2.3 Radix-2 Butterfly Processing Unit (BPU) Design


$$(a + jb) * (c + jd) = ac + jad + jbc - bd = (ac - bd) + j(ad + bc)$$

2 RTL IMPLEMENTATION STRATEGY



Hình 2.5: Structure of Radix-2 Butterfly Processing Unit (BPU).

2.4 8-Point FFT Processor Top-Level Architecture



Hình 2.6: Structure of Radix-2 Butterfly Processing Unit (BPU).

Chapter 3. Design Verification and Evaluation

3.1 Verification for Floating-Point Adder/Subtractor Design

3.2 Verification for Floating-Point Multiplier Design

3.3 Verification for Radix-2 Butterfly Processing Unit (BPU) Design

3.4 Verification for 8-Point FFT Processor