

VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY
HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING

—o0o—



BIG PROJECT 1 REPORT

Floating Point Adder and Subtractor

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design
and Verification

GROUP: 08

List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2210780	Nguyễn Đại Đồng	L01
2	2213874	Nguyễn Thanh Tùng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

Mục lục

1	Design FPU	1
1.1	Bộ tiền xử lý liên quan đến Exponent	2
1.2	Bộ tiền xử lý liên quan đến Mantissa	2

Danh sách hình vẽ


1.1	Sơ đồ khối tổng quan của bộ FPU.	1
-----	--	---

Danh sách bảng

List of Listings


Chapter 1. Design FPU

Ta có thiết kế tổng quan của bộ tính toán FPU:






Hình 1.1: Sơ đồ khối tổng quan của bộ FPU.


1.1 Bộ tiền xử lý liên quan đến Exponent



1.2 Bộ tiền xử lý liên quan đến Mantissa







1 DESIGN FPU

