

VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY
HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING

—o0o—



BIG PROJECT 1 REPORT

Floating Point Adder and Subtractor

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design
and Verification

GROUP: 08

List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2210780	Nguyễn Đại Đồng	L01
2	2213874	Nguyễn Thanh Tùng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

Mục lục

1	Requirement	1
2	Design FPU	2
2.1	Bộ tiền xử lý liên quan đến Exponent	3
2.2	Bộ tiền xử lý liên quan đến Mantissa	5
2.3	Bộ xử lý dấu của phép tính	7
2.4	Bộ xử lý các trường hợp đặc biệt ở ngõ vào	9
2.5	Bộ căn chỉnh Exponent	12
2.6	Bộ cộng trừ Mantissa	13
2.7	Bộ chuẩn hóa Mantissa	14
2.8	Bộ tìm vị trí bit 1 của MANTISSA sau khi chuẩn hóa	15
2.9	Bộ làm tròn cho giá trị Mantissa và Exponent	15
3	Simulation and Verification	17
4	Implement on FPGA	21
5	Synthesis my design	23

Danh sách hình vẽ

2.1	Sơ đồ khối tổng quan của bộ FPU.	2
2.2	Bộ tính toán giá trị $ EXP_A - EXP_B $	3
2.3	Bìa K của bộ so sánh 4-bit (COMP_4bit).	4
2.4	Bộ so sánh 28-bit sử dụng các so sánh lan truyền.	6
2.5	Bộ so sánh 28-bit sử dụng phép trừ sử dụng giải thuật của bộ CLA.	6
2.6	Rút gọn bìa K theo bảng sự thật 2.1.	8

4.1	RTL Viewer của bộ FPU.	21
4.2	Kết quả khi thực hiện trên kit DE2.	22

Danh sách bảng

1.1	Input and Output Ports.	1
2.1	Bảng sự thật của SIGN_RESULT.	8
2.2	Các giá trị đặc biệt ở ngõ vào.	9
2.3	Bảng sự thật của bộ phát hiện các giá trị đặc biệt.	11

List of Listings

1	Rút gọn từ Bìa K của bộ so sánh 4-bit (COMP_4bit).	4
2	Hàm golden model để thực hiện test.	17
3	Hàm tính sai số giữa kết quả của DUT và kết quả của golden model để thực hiện test.	17
4	Hàm Testbench chính.	18
5	Kết quả của Testbench.	19
6	genus_synthesis.tcl	23
7	File constraint.sdc	24
8	Timing Report Using slow_vdd1v2_basicCells_lvt.lib (Worst-Case Corner). . .	24
9	Delay .sdf file Using slow_vdd1v2_basicCells_lvt.lib (This link).	24
10	Timing Report Using slow_vdd1v2_basicCells_hvt.lib (Worst-Case Corner). . .	25
11	Delay .sdf file Using slow_vdd1v2_basicCells_hvt.lib (This link).	25
12	Timing Report Using slow_vdd1v0_basicCells_lvt.lib (Worst-Case Corner). . .	26
13	Delay .sdf file Using slow_vdd1v0_basicCells_lvt.lib (This link).	26
14	Timing Report Using slow_vdd1v0_basicCells_hvt.lib (Worst-Case Corner). . .	27
15	Delay .sdf file Using slow_vdd1v0_basicCells_hvt.lib (This link).	27
16	Timing Report Using fast_vdd1v2_basicCells_lvt.lib (Worst-Case Corner). . .	28
17	Delay .sdf file Using fast_vdd1v2_basicCells_lvt.lib (This link).	29
18	Timing Report Using fast_vdd1v2_basicCells_hvt.lib (Worst-Case Corner). . .	29
19	Delay .sdf file Using fast_vdd1v2_basicCells_hvt.lib (This link).	30
20	Timing Report Using fast_vdd1v0_basicCells_lvt.lib (Worst-Case Corner). . .	30

21	Delay .sdf file Using fast_vdd1v0_basicCells_lvt.lib (This link).	31
22	Timing Report Using fast_vdd1v0_basicCells_hvt.lib (Worst-Case Corner). . .	31
23	Delay .sdf file Using fast_vdd1v0_basicCells_hvt.lib (This link).	32

Chapter 1. Requirement

Thiết kế một bộ **Floating Point (FPU)** có thể cộng và trừ hai số **floating-point 32-bit**. Phương pháp thiết kế sử dụng thuần là bộ tổ hợp.

Sau khi thiết kế thành công, cần:

- Viết chương trình kiểm định thiết kế **FPU** trên.
- Thực hiện thiết kế trên KIT FPGA để kiểm tra chức năng của thiết kế.
- Tiến hành tổng hợp thiết kế sử dụng các standard cell trong thư viện có sẵn tại các trường hợp thực tế và loại bỏ các glitches.


Ngõ vào và ngõ ra của thiết kế được mô tả như sau:

Name	Port Type	Width	Description
i_32_a	Input	32	32-bit floating point number A
i_32_b	Input	32	32-bit floating point number B
i_add_sub	Input	1	Operation: 0 = add, 1 = sub
o_32_s	Output	32	32-bit floating point output
o_ov_flag	Output	1	Overflow Flag: 1 = overflow, 0 = no overflow occurs
o_un_flgag	Output	1	Underflow Flag: 1 = underflow, 0 = no underflow occurs

Bảng 1.1: Input and Output Ports.


Chapter 2. Design FPU

Ta có thiết kế tổng quan của bộ tính toán FPU:



Hình 2.1: Sơ đồ khối tổng quan của bộ FPU.


2.1 Bộ tiền xử lý liên quan đến Exponent



Hình 2.2: Bộ tính toán giá trị $|EXP_A - EXP_B|$.

Bộ có chức năng thực hiện tính giá trị trị khác nhau giữa hai Exponent của A và B. Trong đó,

- Bộ **COMP_4bit**: là bộ so sánh 4-bit hai số được triển khai dựa vào bảng sự thật và rút gọn bìa K như sau:



Hình 2.3: Bìa K của bộ so sánh 4-bit (COMP_4bit).

```


1      assign o_less = (~i_data_a[3] & ~
      i_data_a[2] & ~i_data_a[1] & ~i_data_a[0]
      & i_data_b[0]) | (~i_data_a[3] & ~
      i_data_a[2] & ~i_data_a[1] & i_data_b[1])
      | (~i_data_a[3] & ~i_data_a[2] &
      i_data_b[2]) | (~i_data_a[3] & i_data_b
      [3]) | (~i_data_a[3] & ~i_data_a[2] & ~
      i_data_a[0] & i_data_b[1] & i_data_b[0])
      | (~i_data_a[3] & ~i_data_a[1] & ~
      i_data_a[0] & i_data_b[2] & i_data_b[0])
      | (~i_data_a[3] & ~i_data_a[1] & i_data_b
      [2] & i_data_b[1]) | (~i_data_a[3] & ~
      i_data_a[0] & i_data_b[2] & i_data_b[1] &
      i_data_b[0]) | (~i_data_a[2] & ~i_data_a
      [1] & ~i_data_a[0] & i_data_b[3] &
      i_data_b[0]) | (~i_data_a[2] & ~i_data_a
      [1] & i_data_b[3] & i_data_b[1]) | (~
      i_data_a[2] & i_data_b[3] & i_data_b[2])
      | (~i_data_a[2] & ~i_data_a[0] & i_data_b
      [3] & i_data_b[1] & i_data_b[0]) | (~
      i_data_a[1] & ~i_data_a[0] & i_data_b[3]
      & i_data_b[2] & i_data_b[0]) | (~i_data_a
      [1] & i_data_b[3] & i_data_b[2] &
      i_data_b[1]) | (~i_data_a[0] & i_data_b
      [3] & i_data_b[2] & i_data_b[1] &
      i_data_b[0]);

2
3      assign o_equal = ~(i_data_a ^
      i_data_b);
4

```


Listing 1: Rút gọn từ Bìa K của bộ so sánh 4-bit (COMP_4bit).

2.2 Bộ tiền xử lý liên quan đến Mantissa




Bộ Compare Mantissa, nhóm em đề xuất hai phương pháp như sau:

Phương pháp 1. Sử dụng phương pháp xây dựng từ bộ COMP_4bit để tạo nên bộ COMP_28bit như sau:




Hình 2.4: Bộ so sánh 28-bit sử dụng các so sánh lan truyền.

Phương pháp 2. Sử dụng giải thuật cộng của bộ CLA (Carry Lookahead Adder) như sau:



Hình 2.5: Bộ so sánh 28-bit sử dụng phép trừ sử dụng giải thuật của bộ CLA.


Tuy nhiên với bộ tạo ra tín hiệu P và G sẽ khác do đây là phép trừ hai bit được biểu dưới dạng như:



Và từ đó sẽ tiến hành như bộ CLA.

Từ hai phương pháp trên, nhóm em quyết định sử dụng bộ 2.4 để có thể dễ dàng triển khai bộ COMP_28bit.

2.3 Bộ xử lý dấu của phép tính




i_add_sub	i_sign_a	i_sign_b	i_comp	o_sign_result	
0	0	0	X	0	$(A + B) > 0$
0	0	1	0	0	$(A \geq B) \rightarrow (A - B) > 0$
0	0	1	1	1	$(A < B) \rightarrow (A - B) < 0$
0	1	0	0	1	$(A \geq B) \rightarrow (-A + B) < 0$
0	1	0	1	0	$(A < B) \rightarrow (-A + B) > 0$
0	1	1	X	1	$(-A - B) < 0$
1	0	0	0	0	$(A \geq B) \rightarrow (A - B) > 0$
1	0	0	1	1	$(A < B) \rightarrow (A - B) < 0$
1	0	1	X	0	$(A - -B) > 0$
1	1	0	X	1	$(-A - B) < 0$
1	1	1	0	1	$(A \geq B) \rightarrow (-A - -B) < 0$
1	1	1	1	0	$(A < B) \rightarrow (-A - -B) > 0$

Bảng 2.1: Bảng sự thật của SIGN_RESULT.



Hình 2.6: Rút gọn bìa K theo bảng sự thật 2.1.

2.4 Bộ xử lý các trường hợp đặc biệt ở ngõ vào



Bảng 2.2: Các giá trị đặc biệt ở ngõ vào.

i_add_sub	i_data_a	i_data_b	o_data_fpu
0	$+\infty$	Number	$+\infty$
0	$+\infty$	$-\infty$	NaN
0	$+\infty$	$+\infty$	$+\infty$
0	$-\infty$	Number	$-\infty$
0	$-\infty$	$-\infty$	$-\infty$

Continued on next page ...

Bảng 2.2 – continued from previous page

i_add_sub	i_data_a	i_data_b	o_data_fpu
0	$-\infty$	$+\infty$	NaN
0	NaN	X	NaN
0	X	NaN	NaN
1	$+\infty$	Number	$+\infty$
1	Number	$+\infty$	$-\infty$
1	$+\infty$	$-\infty$	$+\infty$
1	$+\infty$	$+\infty$	NaN
1	$-\infty$	Number	$-\infty$
1	Number	$-\infty$	$+\infty$
1	$-\infty$	$-\infty$	NaN
1	$-\infty$	$+\infty$	$-\infty$
1	NaN	X	NaN
1	X	NaN	NaN

Với các giá trị đặc biệt ở ngõ vào có đặc tính đặc biệt như sau:

- Đối với các số liên quan đến $\pm\infty$ thì có
 - Exponent: $E = 8'hFF$
 - Mantissa: $M = 24'h00$
- Đối với các số liên quan đến NaN thì có
 - Exponent: $E = 8'hFF$
 - Mantissa: $M \neq 24'h00$

Từ đó ta tạo ra hai giá trị:

$$+ \mathbf{E} = \&i_Exponent$$

$$+ \mathbf{M} = \sim |(i_Mantissa)$$

Bảng 2.3: Bảng sự thật của bộ phát hiện các giá trị đặc biệt.


i_add_sub	A			B			S				
	S	E	M	S	E	M	S	E	M	S_M_1	S_M_0
0	0	1	1	X	0	X	0	1	1	1	0
0	0	1	1	1	1	1	0	1	0	1	1
0	0	1	1	0	1	1	0	1	1	1	0
0	1	1	1	X	0	X	1	1	1	1	0
0	1	1	1	1	1	1	1	1	1	1	0
0	1	1	1	0	1	1	1	1	0	1	1
0	X	1	0	X	X	X	X	1	0	1	1
0	X	X	X	X	1	0	X	1	0	1	1
1	0	1	1	X	0	X	0	1	1	1	0
1	X	0	X	0	1	1	1	1	1	1	0
1	0	1	1	1	1	1	0	1	1	1	0
1	0	1	1	0	1	1	X	1	0	1	1
1	1	1	1	X	0	X	1	1	1	1	0
1	X	0	X	1	1	1	0	1	1	1	0
1	1	1	1	1	1	1	X	1	0	1	1
1	1	1	1	0	1	1	1	1	1	1	0
1	X	1	0	X	X	X	X	1	0	1	1

Continued on next page ...


Bảng 2.3 – continued from previous page

1	X	X	X	X	1	0	X	1	0	1	1
---	---	---	---	---	---	---	---	---	---	---	---


2.5 Bộ căn chỉnh Exponent




2.6 Bộ cộng trừ Mantissa




Tại bộ ALU_UNIT, nhóm em sử dụng một bộ cộng với 28-bit




2.7 Bộ chuẩn hóa Mantissa



2.8 Bộ tìm vị trí bit 1 của MANTISSA sau khi chuẩn hóa



2.9 Bộ làm tròn cho giá trị Mantissa và Exponent



Ở đây bộ `RND_unit` là bộ cộng giá trị làm tròn cho dữ liệu đầu vào, với kiểu làm tròn là làm tròn gần nhất. Vì vậy, ở đây ta thấy ở đây chỉ lấy `i_data + i_carry` bởi vì chỉ là cộng thêm 1 hoặc không.

1 2 3 4	<pre>p = a ^ b; g = a & b; c[i] = g[i] (p[i] & c[i-1])</pre>	$\Rightarrow$	1 2 3 4 5 6	<pre>p = a; c[i] = g[i] (p[i] & c[i-1]) s = p ^ c c_o = &a & c[0]</pre>
------------------	--	---------------	----------------------------	--

Chapter 3. Simulation and Verification

Để thực hiện kiểm định thiết kế, nhóm em sử dụng kiểu dữ liệu `shortreal` của SystemVerilog để thực hiện làm một golden module như sau:

```

1  function automatic shortreal Cal_FPU_expected(
2      input logic          f_i_add_sub ,
3      input shortreal      f_i_32_a    ,
4      input shortreal      f_i_32_b
5  );
6      begin
7          return (f_i_add_sub) ? f_i_32_a - f_i_32_b : f_i_32_a + f_i_32_b;
8      end
9  endfunction

```

Listing 2: Hàm golden model để thực hiện test.

Nhóm em sử dụng các test theo sai số, với sai số nhóm em chọn là:

$$\text{Error_standard} = \frac{2.0^{-23}}{1.0} \times 100 \approx 11.9209 \mu\%$$

Có nghĩa là sai ở bit LSB của Mantissa.

Tiếp theo, ta thực hiện xây dựng hàm tính sai số giữa kết quả của golden model và kết quả từ bộ DUT,

```

1  function automatic shortreal Error_actual(
2      input shortreal      f_i_32_s    ,
3      input shortreal      f_i_32_e
4  );
5      logic [31:0] f_t_32_s, f_t_32_e;
6      logic is_E_one_S, is_E_one_E;
7      logic is_M_zero_S, is_M_zero_E;
8      logic is_INF_S, is_INF_E;
9      logic is_NAN_S, is_NAN_E;
10
11     begin
12         f_t_32_s = REAL_TO_HEX(f_i_32_s);
13         f_t_32_e = REAL_TO_HEX(f_i_32_e);
14         is_E_one_S = &f_t_32_s[30:23];
15         is_M_zero_S = ~|f_t_32_s[22:0];
16         is_INF_S = is_E_one_S & is_M_zero_S;
17         is_NAN_S = is_E_one_S & ~is_M_zero_S;
18         is_E_one_E = &f_t_32_e[30:23];
19         is_M_zero_E = ~|f_t_32_e[22:0];
20         is_INF_E = is_E_one_E & is_M_zero_E;
21         is_NAN_E = is_E_one_E & ~is_M_zero_E;
22
23         if(is_NAN_S) begin
24             Error_actual = (is_NAN_E) ? 0.0 : 100.0;
25         end else if(is_NAN_E) begin
26             Error_actual = (is_NAN_S) ? 0.0 : 100.0;
27         end else if(is_INF_S || is_INF_E) begin
28             Error_actual = (f_t_32_s == f_t_32_e) ? 0.0 : 100;
29         end else if((f_i_32_e == 0.0) || (f_i_32_e == -0.0)) begin

```

3 SIMULATION AND VERIFICATION

```
30     Error_actual = ((f_i_32_s == 0.0) || (f_i_32_s == -0.0)) ? 0.0 : 100.0;
31     end else begin
32         Error_actual = ((ABS_value(f_i_32_e - f_i_32_s)) / ABS_value(f_i_32_e)) * 100.0;
33     end
34 end
35 endfunction
```

Listing 3: Hàm tính sai số giữa kết quả của DUT và kết quả của golden model để thực hiện test.

Với xử lý các trường hợp như sau:

- Nếu kết quả của DUT là một NaN-(Not A Number), hoặc kết quả của bộ golden model là NaN, và khi kiểm tra trường hợp có xuất hiện NaN thì không quan tâm đến dấu của phép tính, vậy ta có kết quả sẽ kiểm tra như sau:
 - Nếu cả hai đều là NaN thì $\text{Error_actual} = 0.0\%$
 - Còn nếu một kết quả là NaN còn kết quả còn lại không phải là NaN thì $\text{Error_actual} = 100.0\%$
- Nếu kết quả của DUT là một $\pm\infty$, hoặc kết quả của bộ golden model là $\pm\infty$, thì kiểm tra kết quả của bộ DUT và golden model có giống nhau không:
 - Nếu cả hai giống nhau thì $\text{Error_actual} = 0.0\%$
 - Còn nếu hai kết quả không giống nhau thì $\text{Error_actual} = 100.0\%$
- Còn các trường hợp còn lại thì thực hiện việc tính sai số như sau:

$$\text{Error_actual} = \frac{|f_i_32_e - f_i_32_s|}{|f_i_32_e|} \times 100.0$$

Từ đó ta có hàm test chính như sau:

```
1     initial begin
2         i_rst_n = 0;
3         i_add_sub      = 1'b0;
4         i_32_a          = 32'h0;
5         i_32_b          = 32'h0;
6         w_i_addr        = '0;
7         #100;
8         i_rst_n = 1;
9         #100;
10        TestCase_Display_result("ZERO", "(0.0 & 0.0)", 32'h00000000, 32'h00000000);
11        TestCase_Display_result("ZERO", "(0.0 & -0.0)", 32'h00000000, 32'h80000000);
12        TestCase_Display_result("ZERO", "(0.0 & -0.0)", 32'h4016A197, 32'h4016A197);
13        TestCase_Display_result("ZERO", "(0.0 & -0.0)", 32'h40AED834, 32'h40AED834);
14        TestCase_Display_result("INF", "(inf & inf)", 32'h7f800000, 32'h7f800000);
15        TestCase_Display_result("INF", "(-inf & -inf)", 32'hff800000, 32'hff800000);
```

3 SIMULATION AND VERIFICATION

```
16 TestCase_Display_result("INF", "(inf & -inf)", 32'hff800000, 32'h7f800000);
17 TestCase_Display_result("INF", "(inf & 0)", 32'h7f800000, 32'h00000000);
18 TestCase_Display_result("INF", "(-inf & 0)", 32'hff800000, 32'h00000000);
19 TestCase_Display_result("INF", "(inf & Number)", 32'h7f800000, 32'h40533333);
20 TestCase_Display_result("INF", "(-inf & Number)", 32'hff800000, 32'h40533333);
21 TestCase_Display_result("INF", "(inf & -Number)", 32'h7f800000, 32'hc00ccccd);
22 TestCase_Display_result("INF", "(-inf & -Number)", 32'hff800000, 32'hc00ccccd);
23 TestCase_Display_result("NaN", "(NaN & -Number)", 32'h7f800001, 32'hc00ccccd);
24 TestCase_Display_result("NaN", "(-NaN & -Number)", 32'hff800001, 32'hc00ccccd);
25 TestCase_Display_result("NaN", "(NaN & Number)", 32'hff800001, 32'h40533333);
26 TestCase_Display_result("NaN", "(-NaN & Number)", 32'h7f800001, 32'h40533333);
27 TestCase_Display_result("APPRO", "APPR INF", 32'h7f21616f, 32'h007fffff);
28 TestCase_Display_result("APPRO", "APPR INF", 32'h7f7fffff, 32'h00fffff);
29 TestCase_Display_result("APPRO", "APPR INF", 32'h7f7fffff, 32'h007fffff);
30 TestCase_Display_result("APPRO", "APPR ZERO", 32'h00fffff, 32'h007fffff);
31 TestCase_Display_result("APPRO", "APPR ZERO", 32'h00fffff, 32'h00fffff);
32 TestCase_Display_result("SIGN", "(-A + B)", 32'hc00ccccd, 32'h40533333);
33 TestCase_Display_result("SIGN", "TEST SIGN", 32'hc00ccccd, 32'hc0533333);
34 TestCase_Display_result("SIGN", "TEST SIGN", 32'hc00ccccd, 32'hc1b1999a);
35 TestCase_Display_result("PRE_NOR_EXP", "Overflow rounding", 32'h0cffffff, 32'h00f80000);
36 repeat (2**SIZE_ADDR) begin
37     TestCase_Display_result("Random", "Read data from ROM", w_o_data_rom_a, w_o_data_rom_b);
38     @(posedge i_clk);
39     #1;
40     w_i_addr = w_i_addr + 1;
41 end
42
43 Display_SummaryResult(test_count, test_pass);
44 #100;
45 $finish;
46 end
```

Listing 4: Hàm Testbench chính.

Kết quả của Testbench (Compile.log)

```
===== [ (0.0 & 0.0) ] =====
[ZERO][ADD]i_32_a=00000000 (0.00000000000000000000000000000000) + i_32_b=00000000 (0.00000000000000000000000000000000) | o_32_s=00000000
(0.00000000000000000000000000000000) | o_ov_flow=1, o_un_flow=1
=> PASS: expect=0.00000000000000000000000000000000 (00000000), dut=0.00000000000000000000000000000000 (00000000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[ZERO][ADD]i_32_a=00000000 (0.00000000000000000000000000000000) + i_32_b=00000000 (0.00000000000000000000000000000000) | o_32_s=00000000
(0.00000000000000000000000000000000) | o_ov_flow=1, o_un_flow=1
=> PASS: expect=0.00000000000000000000000000000000 (00000000), dut=0.00000000000000000000000000000000 (00000000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[ZERO][SUB]i_32_a=00000000 (0.00000000000000000000000000000000) - i_32_b=00000000 (0.00000000000000000000000000000000) | o_32_s=00000000
(0.00000000000000000000000000000000) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=0.00000000000000000000000000000000 (00000000), dut=0.00000000000000000000000000000000 (00000000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[ZERO][SUB]i_32_a=00000000 (0.00000000000000000000000000000000) - i_32_b=00000000 (0.00000000000000000000000000000000) | o_32_s=00000000
(0.00000000000000000000000000000000) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=0.00000000000000000000000000000000 (00000000), dut=0.00000000000000000000000000000000 (00000000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
...
===== [ (inf & inf) ] =====
[INF][ADD]i_32_a=7f800000 (inf) + i_32_b=7f800000 (inf) | o_32_s=7f800000 (inf) | o_ov_flow=1, o_un_flow=1
=> PASS: expect=inf (7f800000), dut=inf (7f800000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[INF][ADD]i_32_a=7f800000 (inf) + i_32_b=7f800000 (inf) | o_32_s=7f800000 (inf) | o_ov_flow=1, o_un_flow=1
=> PASS: expect=inf (7f800000), dut=inf (7f800000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[INF][SUB]i_32_a=7f800000 (inf) - i_32_b=7f800000 (inf) | o_32_s=7fc00000 (nan) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=nan (7fc00000), dut=nan (7fc00000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[INF][SUB]i_32_a=7f800000 (inf) - i_32_b=7f800000 (inf) | o_32_s=7fc00000 (nan) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=nan (7fc00000), dut=nan (7fc00000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
...
===== [ (-NaN & Number) ] =====
[NaN][ADD]i_32_a=7f800001 (nan) + i_32_b=40533333 (3.299999952316284179687500) | o_32_s=7fc00000 (nan) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=nan (7fc00001), dut=nan (7fc00000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[NaN][ADD]i_32_a=40533333 (3.299999952316284179687500) + i_32_b=7f800001 (nan) | o_32_s=7fc00000 (nan) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=nan (7fc00001), dut=nan (7fc00000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[NaN][SUB]i_32_a=7f800001 (nan) - i_32_b=40533333 (3.299999952316284179687500) | o_32_s=7fc00000 (nan) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=nan (7fc00001), dut=nan (7fc00000), rounding_error=0.00000000 % (exp_error = 0.00001192 %)
[NaN][SUB]i_32_a=40533333 (3.299999952316284179687500) - i_32_b=7f800001 (nan) | o_32_s=ffc00000 (-nan) | o_ov_flow=0, o_un_flow=0
```

3 SIMULATION AND VERIFICATION

```
=> PASS: expect=nan (7fc00001), dut=-nan (ffc00000), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
...
===== [ APPR INF ] =====
[APPRO][ADD]i_32_a=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) + i_32_b=007fffff (0.000000000000000000000000) |
o_32_s=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), dut
=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[APPRO][ADD]i_32_a=007fffff (0.000000000000000000000000) + i_32_b=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) |
o_32_s=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), dut
=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[APPRO][SUB]i_32_a=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) - i_32_b=007fffff (0.000000000000000000000000) |
o_32_s=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), dut
=214511611464115339152897452993962573824.000000000000000000000000 (7f21616f), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[APPRO][SUB]i_32_a=007fffff (0.000000000000000000000000) - i_32_b=7f21616f (214511611464115339152897452993962573824.000000000000000000000000) |
o_32_s=ff21616f (-214511611464115339152897452993962573824.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=-214511611464115339152897452993962573824.000000000000000000000000 (ff21616f), dut
=-214511611464115339152897452993962573824.000000000000000000000000 (ff21616f), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
===== [ Overflow rounding ] =====
[PRE_NOR_EXP][ADD]i_32_a=0cfffff (0.000000000000000000000000) + i_32_b=00f80000 (0.000000000000000000000000) | o_32_s=0d000000
(0.000000000000000000000000) | o_ov_flow=1, o_un_flow=0
=> PASS: expect=0.000000000000000000000000 (0d000000), dut=0.000000000000000000000000 (0d000000), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[PRE_NOR_EXP][ADD]i_32_a=00f80000 (0.000000000000000000000000) + i_32_b=0cfffff (0.000000000000000000000000) | o_32_s=0d000000
(0.000000000000000000000000) | o_ov_flow=1, o_un_flow=0
=> PASS: expect=0.000000000000000000000000 (0d000000), dut=0.000000000000000000000000 (0d000000), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[PRE_NOR_EXP][SUB]i_32_a=0cfffff (0.000000000000000000000000) - i_32_b=00f80000 (0.000000000000000000000000) | o_32_s=0cfffff
(0.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=0.000000000000000000000000 (0cfffff), dut=0.000000000000000000000000 (0cfffff), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
[PRE_NOR_EXP][SUB]i_32_a=00f80000 (0.000000000000000000000000) - i_32_b=0cfffff (0.000000000000000000000000) | o_32_s=8cfffff
(-0.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=-0.000000000000000000000000 (8cfffff), dut=-0.000000000000000000000000 (8cfffff), rounding_error=0.0000000 % (exp_error = 0.00001192 %)
...
===== [ Read data from ROM ] =====
[Random][ADD]i_32_a=d09f76d2 (-21402914816.000000000000000000000000) + i_32_b=501fb38a (10717374464.000000000000000000000000) | o_32_s=d01f3a1a
(-10685540352.000000000000000000000000) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=-10685540352.000000000000000000000000 (d01f3a1a), dut=-10685540352.000000000000000000000000 (d01f3a1a), rounding_error=0.0000000 % (
exp_error = 0.00001192 %)
[Random][ADD]i_32_a=501fb38a (10717374464.000000000000000000000000) + i_32_b=d09f76d2 (-21402914816.000000000000000000000000) | o_32_s=d01f3a1a
(-10685540352.000000000000000000000000) | o_ov_flow=0, o_un_flow=1
=> PASS: expect=-10685540352.000000000000000000000000 (d01f3a1a), dut=-10685540352.000000000000000000000000 (d01f3a1a), rounding_error=0.0000000 % (
exp_error = 0.00001192 %)
[Random][SUB]i_32_a=d09f76d2 (-21402914816.000000000000000000000000) - i_32_b=501fb38a (10717374464.000000000000000000000000) | o_32_s=d0ef5097
(-32120289280.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=-32120289280.000000000000000000000000 (d0ef5097), dut=-32120289280.000000000000000000000000 (d0ef5097), rounding_error=0.0000000 % (
exp_error = 0.00001192 %)
[Random][SUB]i_32_a=501fb38a (10717374464.000000000000000000000000) - i_32_b=d09f76d2 (-21402914816.000000000000000000000000) | o_32_s=50ef5097
(32120289280.000000000000000000000000) | o_ov_flow=0, o_un_flow=0
=> PASS: expect=32120289280.000000000000000000000000 (50ef5097), dut=32120289280.000000000000000000000000 (50ef5097), rounding_error=0.0000000 % (
exp_error = 0.00001192 %)


=====
===== TEST SUMMARY =====
Total test cases: 8296
Passed : 8296
Failed : 0
Pass rate : 100.00%
=====

Simulation complete via $finish(1) at time 207371 NS + 0
../Topmodule/tb_FPU_unit.sv:234 $finish;
xcelium> exit
T00L: xrun(64)
```

Listing 5: Kết quả của Testbench.

Chapter 4. Implement on FPGA


Sử dụng DE2 để thực hiện kiểm chứng bộ FPU, tổng quan thiết kế của bộ khi thực hiện như sau:



Hình 4.1: RTL Viewer của bộ FPU.

Với việc cố định giá trị $i_32_a = 32'h41200000$ (tương ứng với 10.0). Kết quả sau khi đổ kit như sau:

4 IMPLEMENT ON FPGA



Hình 4.2: Kết quả khi thực hiện trên kit DE2.

Chapter 5. Synthesis my design

Tiến hành sử dụng file .tcl sau để thực hiện trên Genus:

```

1
2 #####
3 #
4 # EE3213_04 (cre: Khai Pham)
5 # Digital system design and Verification
6 #
7 #####
8 set Top_module FPU_unit
9 set LIB_DIR      "../PDK45nm/gpdk045_lib"
10 set LIB_NAME     "fast_vdd1v0_basicCells_hvt"
11 set LIB_FILE     "${LIB_DIR}/${LIB_NAME}.lib"
12 set SDC_FILE     "./constraint.sdc"
13 set SRC_FILE     "../02_rtl/"
14 if {[file exists ${LIB_FILE}]} {
15     error "ERROR: Library file not found: ${LIB_FILE}"
16 }
17 put "TOP_MODULE = $Top_module"
18 put "LIB_DIR = $LIB_DIR"
19 put "LIB_NAME = $LIB_NAME"
20 put "LIB_FILE = $LIB_FILE"
21 put "SDC_FILE = $SDC_FILE"
22 put "SRD_FILE = $SRC_FILE"
23
24 read_libs ${LIB_FILE}
25 read_hdl -sv [glob ${SRC_FILE}*.sv]
26 # read_hdl -sv -f ./flist.f
27 elaborate
28 set_top_module ${Top_module}
29
30 set elab_v "${LIB_NAME}/${Top_module}_elab.v"
31 write_hdl > ${elab_v}
32 check_design -all
33
34 read_sdc ${SDC_FILE}
35
36 set_db syn_generic_effort medium
37 set_db syn_map_effort medium
38 set_db syn_opt_effort medium
39
40 syn_generic
41 set generic_v "${LIB_NAME}/${Top_module}_generic.v"
42 write_hdl > ${generic_v}
43
44 syn_map
45 set techmap_v "${LIB_NAME}/${Top_module}_tech_map.v"
46 write_hdl > $techmap_v
47
48 remove_assigns_without_optimization -verbose
49 syn_opt
50
51 report timing -lint
52 set netlist_v "${LIB_NAME}/${Top_module}_netlist.v"
53 write_hdl > ${netlist_v}
54
55 set sdf_out "${LIB_NAME}/${Top_module}.sdf"
56 write_sdf -timescale ns -nonegchecks -recrem split -edges check_edge -setuphold split > $sdf_out
57
58 report_timing -max_paths 1 > "${LIB_NAME}/${report}/${Top_module}_timing.rpt"

```

```

59 report hierarchy > ./${LIB_NAME}/report/${Top_module}_hier.rpt
60 report gates > ./${LIB_NAME}/report/${Top_module}_gates.rpt
61 report datapath > ./${LIB_NAME}/report/${Top_module}_datapath.rpt
62 report_qor > ./${LIB_NAME}/report/${Top_module}_qor.rpt
63 report_area > ./${LIB_NAME}/report/${Top_module}_area.rpt
64 report_power > ./${LIB_NAME}/report/${Top_module}_power.rpt
65
66 puts "Done. Using library: $LIB_FILE"
67 puts "Elaborated      -> $elab_v"
68 puts "Generic        -> $generic_v"
69 puts "Tech-mapped    -> $techmap_v"
70 puts "Netlist        -> $netlist_v"
71 puts "SDF            -> $sdf_out"
72 puts "Reports        -> ./${LIB_NAME}/report/"
73
74 #####
75 # Open genus GUI
76 gui_show

```

Listing 6: genus_synthesis.tcl

Với file **constraint.sdc** như sau:

```

1 set_max_delay ?0 -from [all_inputs] -to [all_outputs]
2 set_input_delay 0.1 -clock [get_clocks *] [all_inputs]
3 set_output_delay 0.1 -clock [get_clocks *] [all_outputs]
4 set timing_report_unconstrained true

```

Listing 7: File constraint.sdc

1. Kết quả của **timing.rpt** như sau:

- **slow_vdd1v2_basicCells_lvt.lib:**

```

Path 1: MET (0 ps) Path Delay Check
Startpoint: (F) i_32_b[27]
Endpoint: (R) o_32_s[19]

Capture          Launch
Path Delay       :+      2500  -
Arrival          :=      2500

Required Time     :=      2500
Data Path        :-      2500
Slack            :=          0

```

Listing 8: Timing Report Using slow_vdd1v2_basicCells_lvt.lib (Worst-Case Corner).

```

1 (DELAYFILE
2 (SDFVERSION "0VI 3.0")
3 (DESIGN     "FPU_unit")
4 (DATE       "Sun Nov 23 21:08:17 -0500 2025")

```

```

5      (VENDOR      "Cadence, Inc.")
6      (PROGRAM      "Genus(TM) Synthesis Solution")
7      (VERSION      "GENUS15.20 - 15.20-p004_1")
8      (DIVIDER      .)
9      (VOLTAGE      ::1.08)
10     (PROCESS      "::<1.0")
11     (TEMPERATURE   ::125.0)
12     (TIMESCALE     1ns)
13     (CELL
14     (CELLTYPE "AOI21X1LVT")
15     (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g308)
16     (DELAY
17         (ABSOLUTE
18             (PORT A0 (::0.000))
19             (PORT A1 (::0.000))
20             (PORT B0 (::0.000))
21             (IOPATH A0 Y (::0.031) (::0.037))
22             (IOPATH B0 Y (::0.023) (::0.015))
23             (IOPATH A1 Y (::0.032) (::0.041))
24         )
25     )
26 )
27 ...
28     (CELL
29     (CELLTYPE "INVX1LVT")
30     (INSTANCE g43)
31     (DELAY
32         (ABSOLUTE
33             (PORT A (::0.000))
34             (IOPATH A Y (::0.026) (::0.022))
35         )
36     )
37 )
38 )
39

```

Listing 9: Delay .sdf file Using slow_vdd1v2_basicCells_lvt.lib ([This link](#)).

- slow_vdd1v2_basicCells_hvt.lib:

```

1      Path 1: MET (1 ps) Path Delay Check
2      Startpoint: (R) i_32_a[26]
3      Endpoint: (F) o_32_s[25]
4
5      Capture      Launch
6      Path Delay   :+      4500  -
7      Arrival      :=      4500
8
9      Required Time :=      4500
10     Data Path     :-      4499
11     Slack         :=      1
12

```

Listing 10: Timing Report Using slow_vdd1v2_basicCells_hvt.lib (Worst-Case Corner).

```

1      (DELAYFILE
2      (SDFVERSION  "OVI 3.0")
3      (DESIGN      "FPU_unit")
4      (DATE        "Sun Nov 23 21:16:50 -0500 2025")
5      (VENDOR      "Cadence, Inc.")
6      (PROGRAM      "Genus(TM) Synthesis Solution")

```

```

7      (VERSION      "GENUS15.20 - 15.20-p004_1")
8      (DIVIDER      .)
9      (VOLTAGE       ::1.08)
10     (PROCESS       " ::1.0")
11     (TEMPERATURE    ::125.0)
12     (TIMESCALE      1ns)
13     (CELL
14       (CELLTYPE "MXI2XLHVT")
15       (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g306)
16       (DELAY
17         (ABSOLUTE
18           (PORT A (::0.000))
19           (PORT B (::0.000))
20           (PORT S0 (::0.000))
21           (IOPATH A Y (::0.048) (::0.070))
22           (IOPATH B Y (::0.045) (::0.063))
23           (IOPATH S0 Y (::0.060) (::0.071))
24         )
25       )
26     )
27     ...
28   )
29   (CELL
30     (CELLTYPE "OR2XLHVT")
31     (INSTANCE g2)
32     (DELAY
33       (ABSOLUTE
34         (PORT A (::0.000))
35         (PORT B (::0.000))
36         (IOPATH A Y (::0.058) (::0.087))
37         (IOPATH B Y (::0.048) (::0.066))
38       )
39     )
40   )
41 )
42

```

Listing 11: Delay .sdf file Using slow_vdd1v2_basicCells_hvt.lib ([This link](#)).

- slow_vdd1v0_basicCells_lvt.lib:

```

Path 1: MET (0 ps) Path Delay Check
Startpoint: (R) i_32_a[26]
Endpoint: (F) o_32_s[22]

Capture          Launch
Path Delay       :+    4500  -
Arrival          :=    4500

Required Time    :=    4500
Data Path        :-    4500
Slack            :=         0

```

Listing 12: Timing Report Using slow_vdd1v0_basicCells_lvt.lib (Worst-Case Corner).

```

1      (DELAYFILE
2      (SDFVERSION  "OVI 3.0")

```

```

3      (DESIGN      "FPU_unit")
4      (DATE        "Sun Nov 23 21:17:47 -0500 2025")
5      (VENDOR      "Cadence, Inc.")
6      (PROGRAM      "Genus(TM) Synthesis Solution")
7      (VERSION      "GENUS15.20 - 15.20-p004_1")
8      (DIVIDER      .)
9      (VOLTAGE      ::0.899999)
10     (PROCESS      "":1.0")
11     (TEMPERATURE   ::125.0)
12     (TIMESCALE     1ns)
13     (CELL
14         (CELLTYPE "0AI21X1LVT")
15         (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g307)
16         (DELAY
17             (ABSOLUTE
18                 (PORT A0 (::0.000))
19                 (PORT A1 (::0.000))
20                 (PORT B0 (::0.000))
21                 (IOPATH A0 Y (::0.050) (::0.057))
22                 (IOPATH B0 Y (::0.035) (::0.048))
23                 (IOPATH A1 Y (::0.058) (::0.054))
24             )
25         )
26     )
27     ...
28     (CELL
29         (CELLTYPE "INVX1LVT")
30         (INSTANCE g44)
31         (DELAY
32             (ABSOLUTE
33                 (PORT A (::0.000))
34                 (IOPATH A Y (::0.035) (::0.034))
35             )
36         )
37     )
38 )
39

```

Listing 13: Delay .sdf file Using slow_vdd1v0_basicCells_lvt.lib ([This link](#)).

- slow_vdd1v0_basicCells_hvt.lib:

```

Path 1: MET (0 ps) Path Delay Check
Startpoint: (R) i_32_b[27]
Endpoint: (F) o_32_s[27]

Capture          Launch
Path Delay       :+   10000   -
Arrival          :=   10000

Required Time     :=   10000
Data Path        :-   10000
Slack            :=           0

```

Listing 14: Timing Report Using slow_vdd1v0_basicCells_hvt.lib (Worst-Case Corner).

```

1      (DELAYFILE

```

```

2      (SDFVERSION "OVI 3.0")
3      (DESIGN      "FPU_unit")
4      (DATE        "Sun Nov 23 23:08:44 -0500 2025")
5      (VENDOR      "Cadence, Inc.")
6      (PROGRAM     "Genus(TM) Synthesis Solution")
7      (VERSION     "GENUS15.20 - 15.20-p004_1")
8      (DIVIDER     ".")
9      (VOLTAGE      "::0.899999)
10     (PROCESS      "::-1.0")
11     (TEMPERATURE  "::125.0)
12     (TIMESCALE    1ns)
13     (CELL
14     (CELLTYPE "MXI2XLHVT")
15     (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g311)
16     (DELAY
17     (ABSOLUTE
18     (PORT A (::0.000))
19     (PORT B (::0.000))
20     (PORT S0 (::0.000))
21     (IOPATH A Y (::0.105) (::0.161))
22     (IOPATH B Y (::0.094) (::0.147))
23     (IOPATH S0 Y (::0.132) (::0.169))
24     )
25     )
26     )
27     ...
28     (CELL
29     (CELLTYPE "OR2XLHVT")
30     (INSTANCE g42)
31     (DELAY
32     (ABSOLUTE
33     (PORT A (::0.000))
34     (PORT B (::0.000))
35     (IOPATH A Y (::0.139) (::0.215))
36     (IOPATH B Y (::0.107) (::0.144))
37     )
38     )
39     )
40     )
41

```

Listing 15: Delay .sdf file Using slow_vdd1v0_basicCells_hvt.lib ([This link](#)).

- fast_vdd1v2_basicCells_lvt.lib:

```

Path 1: MET (7677 ps) Path Delay Check
Startpoint: (R) i_32_b[28]
Endpoint: (F) o_32_s[30]

Capture          Launch
Path Delay       :+ 10000 -
Arrival          := 10000

Required Time     := 10000
Data Path        :- 2323
Slack            := 7677

```

Listing 16: Timing Report Using fast_vdd1v2_basicCells_lvt.lib (Worst-Case Corner).


```

1      (DELAYFILE
2          (SDFVERSION "OVI 3.0")
3          (DESIGN      "FPU_unit")
4          (DATE        "Sun Nov 23 23:09:46 -0500 2025")
5          (VENDOR      "Cadence, Inc.")
6          (PROGRAM     "Genus(TM) Synthesis Solution")
7          (VERSION     "GENUS15.20 - 15.20-p004_1")
8          (DIVIDER     .)
9          (VOLTAGE     "::1.32")
10         (PROCESS     "::1.0")
11         (TEMPERATURE ::0.0)
12         (TIMESCALE   1ns)
13         (CELL
14             (CELLTYPE "OAI21X1LVT")
15             (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g472)
16             (DELAY
17                 (ABSOLUTE
18                     (PORT A0 (::0.000))
19                     (PORT A1 (::0.000))
20                     (PORT B0 (::0.000))
21                     (IOPATH A0 Y (::0.012) (::0.011))
22                     (IOPATH B0 Y (::0.007) (::0.010))
23                     (IOPATH A1 Y (::0.014) (::0.010))
24                 )
25             )
26         )
27     ...
28     (CELL
29         (CELLTYPE "OR2XLLVT")
30         (INSTANCE g41)
31         (DELAY
32             (ABSOLUTE
33                 (PORT A (::0.000))
34                 (PORT B (::0.000))
35                 (IOPATH A Y (::0.010) (::0.016))
36                 (IOPATH B Y (::0.008) (::0.012))
37             )
38         )
39     )
40 )
41

```

Listing 17: Delay .sdf file Using fast_vdd1v2_basicCells_lvt.lib ([This link](#)).

- fast_vdd1v2_basicCells_hvt.lib:

```

Path 1: MET (6559 ps) Path Delay Check
Startpoint: (R) i_32_b[28]
Endpoint: (F) o_32_s[30]

Capture          Launch
Path Delay       :+   10000   -
Arrival          :=   10000

Required Time     :=   10000
Data Path         :-    3441
Slack            :=    6559

```

Listing 18: Timing Report Using fast_vdd1v2_basicCells_hvt.lib (Worst-Case Corner).

```

1      (DELAYFILE
2          (SDFVERSION "OVI 3.0")
3          (DESIGN      "FPU_unit")
4          (DATE        "Sun Nov 23 23:11:38 -0500 2025")
5          (VENDOR      "Cadence, Inc.")
6          (PROGRAM     "Genus(TM) Synthesis Solution")
7          (VERSION     "GENUS15.20 - 15.20-p004_1")
8          (DIVIDER     ".")
9          (VOLTAGE      "::1.32")
10         (PROCESS      "":1.0")
11         (TEMPERATURE  "::0.0")
12         (TIMESCALE    1ns)
13         (CELL
14             (CELLTYPE "OAI21X1HVT")
15             (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g471)
16                 (DELAY
17                     (ABSOLUTE
18                         (PORT A0 (::0.000))
19                         (PORT A1 (::0.000))
20                         (PORT B0 (::0.000))
21                         (IOPATH A0 Y (::0.018) (::0.018))
22                         (IOPATH B0 Y (::0.010) (::0.015))
23                         (IOPATH A1 Y (::0.023) (::0.019))
24                     )
25                 )
26             )
27         ...
28         (CELL
29             (CELLTYPE "OR2XLHVT")
30             (INSTANCE g41)
31                 (DELAY
32                     (ABSOLUTE
33                         (PORT A (::0.000))
34                         (PORT B (::0.000))
35                         (IOPATH A Y (::0.017) (::0.025))
36                         (IOPATH B Y (::0.012) (::0.020))
37                     )
38                 )
39             )
40         )
41     )

```

Listing 19: Delay .sdf file Using fast_vdd1v2_basicCells_hvt.lib ([This link](#)).

- fast_vdd1v0_basicCells_lvt.lib:

```

Path 1: MET (7153 ps) Path Delay Check
Startpoint: (R) i_32_b[28]
Endpoint: (F) o_32_s[30]

Capture          Launch
Path Delay       :+   10000   -
Arrival          :=   10000

Required Time    :=   10000

```

```
Data Path      :-      2847
Slack          :=      7153
```

Listing 20: Timing Report Using fast_vdd1v0_basicCells_lvt.lib (Worst-Case Corner).

```

1      (DELAYFILE
2          (SDFVERSION "OVI 3.0")
3          (DESIGN      "FPU_unit")
4          (DATE        "Mon Nov 24 00:10:51 -0500 2025")
5          (VENDOR      "Cadence, Inc.")
6          (PROGRAM      "Genus(TM) Synthesis Solution")
7          (VERSION      "GENUS15.20 - 15.20-p004_1")
8          (DIVIDER      ".")
9          (VOLTAGE       "::1.1")
10         (PROCESS       "::<1.0")
11         (TEMPERATURE   "::0.0")
12         (TIMESCALE     1ns)
13         (CELL
14             (CELLTYPE "OAI21X1LVT")
15             (INSTANCE EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g471)
16             (DELAY
17                 (ABSOLUTE
18                     (PORT A0 (::0.000))
19                     (PORT A1 (::0.000))
20                     (PORT B0 (::0.000))
21                     (IOPATH A0 Y (::0.014) (::0.014))
22                     (IOPATH B0 Y (::0.008) (::0.012))
23                     (IOPATH A1 Y (::0.017) (::0.015))
24                 )
25             )
26         )
27     ...
28     (CELL
29         (CELLTYPE "OR2XLLVT")
30         (INSTANCE g41)
31         (DELAY
32             (ABSOLUTE
33                 (PORT A (::0.000))
34                 (PORT B (::0.000))
35                 (IOPATH A Y (::0.013) (::0.020))
36                 (IOPATH B Y (::0.010) (::0.016))
37             )
38         )
39     )
40 )
41
```

Listing 21: Delay .sdf file Using fast_vdd1v0_basicCells_lvt.lib ([This link](#)).

- fast_vdd1v0_basicCells_hvt.lib:

```
Path 1: MET (4808 ps) Path Delay Check
Startpoint: (F) i_32_b[28]
Endpoint: (F) o_32_s[30]

Capture      Launch
Path Delay   :+   10000   -
Arrival      :=   10000
```

```
Required Time      :=    10000
Data Path         :-     5192
Slack             :=     4808
```

Listing 22: Timing Report Using fast_vdd1v0_basicCells_hvt.lib (Worst-Case Corner).

```
1      (DELAYFILE
2          (SDFVERSION  "OVI 3.0")
3          (DESIGN      "FPU_unit")
4          (DATE        "Mon Nov 24 00:24:48 -0500 2025")
5          (VENDOR      "Cadence, Inc.")
6          (PROGRAM      "Genus(TM) Synthesis Solution")
7          (VERSION      "GENUS15.20 - 15.20-p004_1")
8          (DIVIDER      ".")
9          (VOLTAGE      "::1.1")
10         (PROCESS      "::<1.0")
11         (TEMPERATURE   "::0.0")
12         (TIMESCALE     1ns)
13         (CELL
14             (CELLTYPE  "XNOR2X1HVT")
15             (INSTANCE  EXP_ADJUST_UNIT.CLA_8BIT_UNIT.CLA_4BIT_UNIT_0.g314)
16             (DELAY
17                 (ABSOLUTE
18                     (PORT A (::0.000))
19                     (PORT B (::0.000))
20                     (IOPATH A Y (::0.057) (::0.060))
21                     (IOPATH B Y (::0.050) (::0.045))
22                 )
23             )
24         )
25     ...
26     (CELL
27         (CELLTYPE  "OR2X6HVT")
28         (INSTANCE  g106)
29         (DELAY
30             (ABSOLUTE
31                 (PORT A (::0.000))
32                 (PORT B (::0.000))
33                 (IOPATH A Y (::0.154) (::0.188))
34                 (IOPATH B Y (::0.130) (::0.153))
35             )
36         )
37     )
38 )
39
```

Listing 23: Delay .sdf file Using fast_vdd1v0_basicCells_hvt.lib ([This link](#)).

2. Kết quả của Synthesis:

