

VIETNAM NATIONAL UNIVERSITY HO CHI MINH CITY
HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
FACULTY OF ELECTRICAL AND ELECTRONICS ENGINEERING

—o0o—



BIG PROJECT 1 REPORT

Floating Point Adder and Subtractor

SUPERVISOR: Nguyễn Trung Hiếu

SUBJECT: Digital System Design
and Verification

GROUP: 08

List of Members

STT	MSSV	Họ Và Tên	Lớp
1	2210780	Nguyễn Đại Đồng	L01
2	2213874	Nguyễn Thanh Tùng	L01
3	2213496	Nguyễn Quốc Tín	L01

Ho Chi Minh, ../../20..

Mục lục

1	Requirement	1
2	Design FPU	2
2.1	Bộ tiền xử lý liên quan đến Exponent	3
2.2	Bộ tiền xử lý liên quan đến Mantissa	3

Danh sách hình vẽ

2.1	Sơ đồ khối tổng quan của bộ FPU.	2
-----	--	---

Danh sách bảng

1.1	Input and Output Ports.	1
-----	---------------------------------	---

List of Listings

Chapter 1. Requirement

Thiết kế một bộ **Floating Point (FPU)** có thể cộng và trừ hai số **floating-point 32-bit**. Phương pháp thiết kế sử dụng thuần là bộ tổ hợp.

Sau khi thiết kế thành công, cần:

- Viết chương trình kiểm định thiết kế **FPU** trên.
- Thực hiện thiết kế trên KIT FPGA để kiểm tra chức năng của thiết kế.
- Tiến hành tổng hợp thiết kế sử dụng các standard cell trong thư viện có sẵn tại các trường hợp thực tế và loại bỏ các glitches.


Ngõ vào và ngõ ra của thiết kế được mô tả như sau:

Name	Port Type	Width	Description
i_32_a	Input	32	32-bit floating point number A
i_32_b	Input	32	32-bit floating point number B
i_add_subb	Input	1	Operation: 0 = add, 1 = sub
o_32_s	Output	32	32-bit floating point output
o_ov_flag	Output	1	Overflow Flag: 1 = overflow, 0 = no overflow occurs
o_un_flgag	Output	1	Underflow Flag: 1 = underflow, 0 = no underflow occurs

Bảng 1.1: Input and Output Ports.


Chapter 2. Design FPU

Ta có thiết kế tổng quan của bộ tính toán FPU:






Hình 2.1: Sơ đồ khối tổng quan của bộ FPU.


2.1 Bộ tiền xử lý liên quan đến Exponent



2.2 Bộ tiền xử lý liên quan đến Mantissa







2 DESIGN FPU

