
1 Half Adder

2 Full Adder

Bộ Full Adder là một mạch logic số dùng để cộng 3-bit nhị phân, thường đầu vào được biểu diễn dưới dạng A, B, và C_{in} (bit nhớ), đầu ra được biểu diễn dưới dạng SUM(s) và C_{out} (bit nhớ). Với $SUM(s) = A \oplus B \oplus C_{in}$ và $C_{out} = (A\&B) \| (C_{in}\&(A \oplus B))$.



Hình 1: Bộ Full Adder


Bảng sự thật:

Input			Output	
A	B	C_{in}	SUM(s)	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Bảng 1: Bảng sự thật của bộ Full Adder

Thực hiện bộ Full Adder:

- Bộ Full Adder thực hiện bằng cổng logic:



Hình 2: Bộ Full Adder thực hiện bằng cổng logic


```
module full_adder_circuit(
   input logic i_data_a,
   input logic i_data_b,
```

```
input logic
                        i_carry,
4
5
       output logic
                        o_data,
6
       output logic
                        o_carry
   );
   wire xor1;
10
   assign xor1 = i_data_a ^ i_data_b;
12
   assign o_data = xor1 ^ i_carry;
13
   assign o_carry = (i_data_a & i_data_b) | (i_carry & xor1);
14
   endmodule
```

Listing 1: Bộ Full Adder thực hiện bằng cổng logic

logic

- Bộ Full Adder thực hiện bằng bộ Half Adder:



Hình 3: Bộ Full Adder thực hiện bằng các bộ Half Adder

```
module full_adder_with_half_adder(
       input logic
                         i_data_a,
2
       input logic
                         i_data_b,
3
       input logic
4
                         i_carry,
                         o_data,
       output logic
6
       output logic
                         o_carry
   );
   wire w1, w2, w3;
10
   half_adder adder_1(
11
       .i_data_a(i_data_a),
12
       .i_data_b(i_data_b),
13
14
        .o_data(w1),
        .o_carry(w2)
16
   );
17
18
   half_adder adder_2(
19
       .i_data_a(i_carry),
       .i_data_b(w1),
21
22
        .o_data(o_data),
23
        .o_carry(w3)
24
   );
25
26
   assign o_carry = w3 | w2;
27
28
```

```
endmodule
   module half_adder(
31
       input logic
                         i_data_a,
32
       input logic
33
                         i_data_b,
34
       output logic
                        o_data,
35
       output logic
                         o_carry
36
   );
37
   assign o_data = i_data_a ^ i_data_b;
                                             // S = A XOR B
39
   assign o_carry = i_data_a & i_data_b;
                                            // C = A AND B
40
41
   endmodule
```

Listing 2: Bộ Full Adder thực hiện bằng bộ Half Adder

Sử dụng các test case sau để kiểm tra hệ thống:

```
#include <iostream>
     #include <verilated.h>
2
     #include "VName_moduel.h" // Verilator-generated header file
4
     int main(int argc, char **argv) {
       // Initialize Verilator
6
       Verilated::commandArgs(argc, argv);
8
       // Create an instance of the module
9
       VName_moduel* dut = new VName_moduel;
       // Input test vectors
12
       int test_cases[8][3] = {
         {0, 0, 0}, // {i_data_a, i_data_b, i_carry}
14
         {0, 0, 1},
         {0, 1, 0},
         {0, 1, 1},
17
         {1, 0, 0},
18
         {1, 0, 1},
19
         {1, 1, 0},
20
         {1, 1, 1},
21
       };
22
23
       // Print table header
24
       std::cout << "A B Cin | Sum Cou" << std::endl;</pre>
25
       std::cout << "----- << std::endl;
26
27
       // Run test cases
28
       for (int i = 0; i < 8; ++i) {</pre>
29
         // Apply inputs
         dut->i_data_a = test_cases[i][0];
31
         dut->i_data_b = test_cases[i][1];
32
         dut->i_carry = test_cases[i][2];
33
34
         // Evaluate the circuit
35
         dut -> eval();
36
37
         // Display inputs and outputs
38
         std::cout << test_cases[i][0] << " "
39
         << test_cases[i][1] << "
40
         << test_cases[i][2] << "
41
         << (int)dut->o_data << "
42
```

Listing 3: Test bench của bộ Full Adder

Kết quả:

```
./obj_dir/Vfull_adder_circuit
2
      A B Cin | Sum Cou
3
      0 0
             0
                      0
                            0
        0
             1
                       1
      0
                            0
        1
             0
                            0
6
      0
        1
             1
                            1
      1
        0
             0
                            0
                       1
        0
                       0
      1
             1
                            1
        1
                       0
                            1
10
      1 1
```


Listing 4: Kết quả của test bench của bộ Full Adder sử dụng cổng logic

```
./obj_dir/Vfull_adder_with_half_adder
      A B Cin | Sum Cou
2
3
      0 0
             0
                      0
                           0
                 - 1
      0 0
             1
                      1
                           0
        1
             0
                           0
6
      0
        1
             1
                           1
             0
      1 0
                 1
                       1
                           0
        0
                      0
      1
             1
                  1
                            1
      1
        1
             0
                 1
                      0
                            1
10
      1 1
```

Listing 5: Kết quả của test bench của bộ Full Adder sử dụng bộ Half Adder

3 Ripple Carry Adder (RCA)

Ripple Carry Adder (RCA) là một bộ cộng số học trong thiết kế mạch số, được sử dụng để cộng hai số nhị phân. RCA hoạt động dựa trên nguyên tắc tính toán carry (bit nhớ) theo kiểu tuần tự (ripple), tức là carry của mỗi bit phụ thuộc vào carry từ bit trước đó. Bộ Ripple Carry Adder được cấu tạo từ nhiều bộ Full Adder (FA) kết nối tuần tự với nhau.



Hình 4: Cấu trúc bộ Ripple Carry Adder

Trong đó:

- Tổng (S_i) : $S_i = A_i \oplus B_i \oplus C_i$.
- Carry (C_{i+1}) : $C_{i+1} = (A_i \& B_i) + (C_i \& (A_i \oplus B_i))$
- Ưu điểm:
 - + Thiết kế đơn giản, mỗi bit được xử lý bằng bộ Full Adder được kết nối theo chuỗi.
 - + Tiết kiệm tài nguyên phần cứng, phù hợp cho các hoạt động không yêu cầu quá cao về hiệu suất.
 - + Dễ dàng mở rộng mà không cần thay đổi quá nhiều vào logic của mạch.
 - + Tiết kiệm chi phí vì sử dụng ít cổng logic.

- Nhược điểm:

 $+\,$ Độ trễ cao do phải xử lý tuần tự, độ trễ tăng tuyến tính theo n-bit, với độ trễ được tính bằng

$$T_{delay} = n \times T_{unit}$$

với, T_{unit} là độ trễ của từng khối trong RCA.

- + Hiệu suất thấp đối với số lượng bit lớn.
- + Không tối ưu khi hệ thống yêu cầu thời gian thực vì có độ trễ lớn.
- + Giới hạn hoạt động do tính tuần tự nên hệ thống RCA bị giới hạn tần số hoạt động, không đáp ứng ở hệ thống hoạt động ở tần số cao.

```
module rca (
     input logic [31:0]
                          i_data_a,
                                     // Operand A
                          i_data_b,
                                     // Operand B
     input logic [31:0]
     output logic [31:0] o_data
                                     // Sum output
     logic [31:0] carry; // Carry signals
     // Instance of the first full adder (LSB)
9
     full_adder FAO (
10
     .i_data_a(i_data_a[0]),
11
     .i_data_b(i_data_b[0]),
     .i_carry(1'b0),
                               // Initial carry-in is 0
     .o_data(o_data[0]),
14
15
     .o_carry(carry[0])
```

```
);
16
17
    // Instances of remaining 31 full adders
18
    full_adder FA1
                  (.i_data_a(i_data_a[1]),
                                          .i_data_b(i_data_b[1]),
19
       i_carry(carry[0]), .o_data(o_data[1]),
                                           .o_carry(carry[1]));
    full_adder FA2
                  (.i_data_a(i_data_a[2]),
                                          .i_data_b(i_data_b[2]),
20
       i_carry(carry[1]), .o_data(o_data[2]),
                                           .o_carry(carry[2]));
    full_adder FA3
                   (.i_data_a(i_data_a[3]),
                                          .i_data_b(i_data_b[3]),
       i_carry(carry[2]), .o_data(o_data[3]),
                                           .o_carry(carry[3]));
    full_adder FA4
                   (.i_data_a(i_data_a[4]),
                                          .i_data_b(i_data_b[4]),
22
       i_carry(carry[3]), .o_data(o_data[4]),
                                           .o_carry(carry[4]));
    full_adder FA5
                  (.i_data_a(i_data_a[5]),
                                          .i_data_b(i_data_b[5]),
23
       i_carry(carry[4]), .o_data(o_data[5]),
                                          .o_carry(carry[5]));
    full_adder FA6 (.i_data_a(i_data_a[6]),
                                          .i_data_b(i_data_b[6]),
24
       i_carry(carry[5]), .o_data(o_data[6]),
                                           .o_carry(carry[6]));
    full_adder FA7 (.i_data_a(i_data_a[7]),
                                          .i_data_b(i_data_b[7]),
       i_carry(carry[6]), .o_data(o_data[7]),
                                           .o_carry(carry[7]));
    full_adder FA8
                  (.i_data_a(i_data_a[8]),
                                          .i_data_b(i_data_b[8]),
26
       i_carry(carry[7]), .o_data(o_data[8]),
                                          .o_carry(carry[8]));
    full_adder FA9
                  (.i_data_a(i_data_a[9]),
                                          .i_data_b(i_data_b[9]),
27
       i_carry(carry[8]), .o_data(o_data[9]),
                                          .o_carry(carry[9]));
    full_adder FA10 (.i_data_a(i_data_a[10]), .i_data_b(i_data_b[10]), .
       full_adder FA11 (.i_data_a(i_data_a[11]), .i_data_b(i_data_b[11]), .
       full_adder FA12 (.i_data_a(i_data_a[12]), .i_data_b(i_data_b[12]),
30
       i_carry(carry[11]), .o_data(o_data[12]), .o_carry(carry[12]));
    full_adder FA13 (.i_data_a(i_data_a[13]), .i_data_b(i_data_b[13]), .
31
       i_carry(carry[12]), .o_data(o_data[13]), .o_carry(carry[13]));
    full_adder FA14 (.i_data_a(i_data_a[14]), .i_data_b(i_data_b[14]),
       i_carry(carry[13]), .o_data(o_data[14]), .o_carry(carry[14]));
    full_adder FA15 (.i_data_a(i_data_a[15]), .i_data_b(i_data_b[15]),
       i_carry(carry[14]), .o_data(o_data[15]), .o_carry(carry[15]));
    full_adder FA16 (.i_data_a(i_data_a[16]), .i_data_b(i_data_b[16]),
34
       i_carry(carry[15]), .o_data(o_data[16]), .o_carry(carry[16]));
    full_adder FA17 (.i_data_a(i_data_a[17]), .i_data_b(i_data_b[17]), .
       i_carry(carry[16]), .o_data(o_data[17]), .o_carry(carry[17]));
    full_adder FA18 (.i_data_a(i_data_a[18]), .i_data_b(i_data_b[18]), .
36
       i_carry(carry[17]), .o_data(o_data[18]), .o_carry(carry[18]));
    full_adder FA19 (.i_data_a(i_data_a[19]), .i_data_b(i_data_b[19]),
       full_adder FA20 (.i_data_a(i_data_a[20]), .i_data_b(i_data_b[20]), .
38
       full_adder FA21 (.i_data_a(i_data_a[21]), .i_data_b(i_data_b[21]),
       full_adder FA22 (.i_data_a(i_data_a[22]), .i_data_b(i_data_b[22]),
40
       i_carry(carry[21]), .o_data(o_data[22]), .o_carry(carry[22]));
    full_adder FA23 (.i_data_a(i_data_a[23]), .i_data_b(i_data_b[23]),
41
       i_carry(carry[22]), .o_data(o_data[23]), .o_carry(carry[23]));
    full_adder FA24 (.i_data_a(i_data_a[24]), .i_data_b(i_data_b[24]),
42
       i_carry(carry[23]), .o_data(o_data[24]), .o_carry(carry[24]));
    full_adder FA25 (.i_data_a(i_data_a[25]), .i_data_b(i_data_b[25]), .
43
       i_carry(carry[24]), .o_data(o_data[25]), .o_carry(carry[25]));
    full_adder FA26 (.i_data_a(i_data_a[26]), .i_data_b(i_data_b[26]), .
44
       full_adder FA27 (.i_data_a(i_data_a[27]), .i_data_b(i_data_b[27]),
45
       full_adder FA28 (.i_data_a(i_data_a[28]), .i_data_b(i_data_b[28]),
46
       i_carry(carry[27]), .o_data(o_data[28]), .o_carry(carry[28]));
47
    full_adder FA29 (.i_data_a(i_data_a[29]), .i_data_b(i_data_b[29]), .
```

```
i_carry(carry[28]), .o_data(o_data[29]), .o_carry(carry[29]));
     full_adder FA30 (.i_data_a(i_data_a[30]), .i_data_b(i_data_b[30]),
        i_carry(carry[29]), .o_data(o_data[30]), .o_carry(carry[30]));
     full_adder FA31 (.i_data_a(i_data_a[31]), .i_data_b(i_data_b[31]),
49
        i_carry(carry[30]), .o_data(o_data[31]), .o_carry()); // Final carry
50
     endmodule
     module full_adder(
     input logic
                      i_data_a,
54
     input logic
                      i_data_b,
55
     input logic
                      i_carry,
57
     output logic
                      o_data,
58
     output logic
                      o_carry
     );
61
     wire xor1;
62
63
     assign xor1 = i_data_a ^ i_data_b;
64
     assign o_data = xor1 ^ i_carry;
65
     assign o_carry = (i_data_a & i_data_b) | (i_carry & xor1);
66
67
     endmodule
```


Listing 6: RCA

```
$ ./obj_dir/Vrca
    === Test bench for Ripple Carry Adder (RCA) ===
2
     [PASS] Test case 1: A = 149, B = 186, Expected = 335, Actual = 335
     [PASS] Test case 2: A = 143, B = 254, Expected = 397, Actual = 397
     [PASS] Test case 3: A = 4, B = 0, Expected = 4, Actual = 4
6
     [PASS] Test case 97: A = 165, B = 214, Expected = 379, Actual = 379
     [PASS] Test case 98: A = 120, B = 128, Expected = 248, Actual = 248
     [PASS] Test case 99: A = 116, B = 42, Expected = 158, Actual = 158
9
     [PASS] Test case 100: A = 36, B = 2, Expected = 38, Actual = 38
10
    === Test Summary ===
12
    Total Test Cases: 100
    PASS: 100
14
    FAIL: 0
```

Listing 7: Kết quả của test

4 Carry Look-Ahead Adder (CLA)

Carry Look-Ahead Adder (CLA) là một loại bộ cộng số học trong kỹ thuật số, được thiết kế để thực hiện phép cộng hai số nhị phân nhanh hơn so với bộ cộng thông thường (như Ripple Carry Adder - RCA). CLA đạt được tốc độ cao bằng cách tính toán các tín hiệu carry đồng thời (song song) thay vì tuần tự, nhờ vào các tín hiệu Generate (G) và Propagate (P).



Hình 5: Cấu trúc của bộ Carry Look-Ahead

Trong đó,

- Generate (G_i) : $G_i = A_i \cdot B_i$ i.
- Propagate (P_i) : $P_i = A_i + B_i$.
- Tổng (S_i) : $S_i = G_i \cdot P_i$.
- Carry (C_{i+1}) : $C_{i+1} = G_i + P_i \cdot C_i$.
- Ưu điểm:
 - + Tốc độ xử lý cao do tín hiệu carry được xử lý song song.
 - + Giảm độ trễ với độ trễ tăng theo $O(\log_2(n))$, thay vì O(n) như RCA.

- Nhược điểm:

- + Phức tạp về thiết kế do yêu cầu xử dụng nhiều cổng logic để tính toán carry đồng thời, làm tăng độ phức tạp của hệ thống.
- + Tốn tài nguyên phần cứng do số lượng cổng logic tăng nhanh khi số bit tăng, làm tăng chi phí phần cứng.
- + Khó mở rộng do khi số bit lớn thì yêu cầu cần thiết kế phức tạp hơn, và việc tính toán carry đòi hỏi nhiều tài nguyên.

```
module cla (
                                     // Operand A (32-bit input)
    input
           logic [31:0] i_data_a,
2
    input logic [31:0] i_data_b,
                                     // Operand B (32-bit input)
    output logic [31:0] o_data,
                                     // Sum output (32-bit)
    output logic
                                     // Carry-out (1-bit output)
                         o_carry
    logic [31:0] G, P;
                                     // Bitwise Generate (G) and Propagate (P)
        signals
    logic [32:0] C;
                                     // Carry signals for each bit (including
        carry-out)
    // Generate and Propagate logic
     // G[i] = i_data_a[i] & i_data_b[i]: A carry is generated when both bits
     // P[i] = i_data_a[i] | i_data_b[i]: A carry is propagated if at least one
         of the bits is 1.
    assign G = i_data_a & i_data_b; // Generate signals
13
    assign P = i_data_a | i_data_b; // Propagate signals
14
```

```
15
     // Carry logic
16
     // C[0] is initialized to 0 because there is no carry-in for the least
17
        significant bit.
     // C[i+1] = G[i] | (P[i] & C[i]): Carry for the next bit depends on the
        current bit's generate or propagate conditions.
     assign C[0] = 0; // Initial carry-in is 0
19
     generate
20
     genvar i;
21
     for (i = 0; i < 32; i++) begin : carry_logic_block</pre>
22
     // Compute carry-out for each bit position
23
     assign C[i+1] = G[i] | (P[i] & C[i]);
24
     end
25
     endgenerate
26
27
     // Sum logic
2.8
     // o_data[i] = i_data_a[i] ^ i_data_b[i] ^ C[i]: The sum is computed using
         the XOR of the two operands and the carry-in for each bit.
     assign o_data = i_data_a ^ i_data_b ^ C[31:0]; // Sum computation
30
     assign o_carry = C[32]; // The final carry-out from the most significant
31
        bit
     endmodule
32
```

Listing 8: CLA

```
$ ./obj_dir/Vcla
    === Test bench for Ripple Carry Adder (RCA) ===
2
     [PASS] Test case 1: A = 234, B = 25, Expected = 259, Actual = 259
     [PASS] Test case 2: A = 30, B = 255, Expected = 285, Actual = 285
     [PASS] Test case 3: A = 120, B = 28, Expected = 148, Actual = 148
     [PASS] Test case 4: A = 194, B = 123, Expected = 317, Actual = 317
     [PASS] Test case 99: A = 85, B = 175, Expected = 260, Actual = 260
     [PASS] Test case 100: A = 101, B = 30, Expected = 131, Actual = 131
9
10
     === Test Summary ===
    Total Test Cases: 100
    PASS: 100
13
    FAIL: 0
```

Listing 9: Kết quả test

5 Kogge-Stone Adder (KSA)

Kogge-Stone Adder (KSA) là một bộ cộng song song hiệu suất cao được thiết kế để tính toán tín hiệu carry một cách nhanh chóng bằng cách sử dụng cấu trúc prefix network. Đây là một trong những loại Parallel Prefix Adders được sử dụng phổ biến nhất trong các bộ xử lý hiện đại, nhờ khả năng giảm độ trễ tính toán của tín hiệu carry xuống mức tối thiểu.

- Ưu điểm:

- + Tốc độ xử lý nhanh, độ trễ tính toán carry giảm xuống $O(\log_2(n))$, rất nhanh đối với số bit lớn.
- + Khả năng tính toán trong từng cấp có thể thực hiện đồng thời, cải thiện hiệu suất.

- + Thích hợp cho tính toán số bit lớn như 32-bit, 64-bit, 128-bit hoặc lớn.
- Nhược điểm:
 - + Tài nguyên phần cứng lớn do cần nhiều cổng logic rất lớn, đặc biết đối với các số bit lớn.
 - + Độ phức tạp thiết kế cao do cấu trúc mạng prè
ĩ đòi hỏi thiết kế phức tạp, khó tối ưu hóa cho chi phí.
 - + Tiêu thụ năng lượng cao do sử dụng lượng lớn cổng logic và phép tính đồng thời.

6 Index

```
#include <iostream>
     #include <verilated.h>
2
     #include <cstdlib> // For rand() and srand()
3
                          // For time()
     #include <ctime>
5
     #include "Vrca.h"
6
     int main(int argc, char** argv) {
       // Initialize Verilator
9
       Verilated::commandArgs(argc, argv);
       std::cout << "=== Test bench for Ripple Carry Adder (RCA) ===" << std::
           endl;
       // Create an instance of the RCA module
       Vrca* dut = new Vrca;
14
       // Initialize random seed
16
       srand(static_cast < unsigned > (time(0)));
17
       // Variables to track results
19
       int pass_count = 0;
20
       int fail_count = 0;
21
22
       // Run 100 test cases
23
       for (int i = 0; i < 100; ++i) {</pre>
24
         // Generate random inputs
25
         int a = rand() % 256; // Random 8-bit value (0 to 255)
26
         int b = rand() % 256; // Random 8-bit value (0 to 255)
27
         int expected_sum = a + b; // Expected result
28
29
         // Apply inputs to the DUT
30
         dut->i_data_a = a;
31
         dut -> i_data_b = b;
32
         // Evaluate the DUT
34
         dut ->eval();
35
36
         // Capture output
37
         int actual_sum = dut->o_data;
38
39
         // Check for correctness
40
         if (actual_sum == expected_sum) {
42
            ++pass_count;
```

```
std::cout << "[PASS] Test case " << i + 1 << ": A = " << a << ", B =
43
                " << b
            << ", Expected = " << expected_sum << ", Actual = " << actual_sum <<
44
                std::endl;
         } else {
45
            ++fail_count;
46
            std::cout << "[FAIL] Test case " << i + 1 << ": A = " << a << ", B =
47
                " << b
            << ", Expected = " << expected_sum << ", Actual = " << actual_sum <<
48
                std::endl;
         }
49
       }
50
51
       // Display summary
52
       std::cout << "\n=== Test Summary ===" << std::endl;</pre>
       std::cout << "Total Test Cases: 100" << std::endl;</pre>
54
       std::cout << "PASS: " << pass_count << std::endl;</pre>
55
       std::cout << "FAIL: " << fail_count << std::endl;</pre>
56
57
       // Cleanup
58
       delete dut;
59
       return 0;
60
     }
61
```

Listing 10: Test case cho Bộ cộng