

α), β) Δες αρχείο .sv


γ) Στην συγκεκριμένη άσκηση έχουμε clock domain crossing, δηλαδή μεταφέρουμε δεδομένα από μία περιοχή ρολογιού (clk1) σε μια άλλη (clk2).

Το πρόβλημα εδώ είναι ότι το q1 μπορεί να αλλάξει τιμή σε μια χρονική στιγμή που το clk2 μεταβαίνει στο posedge. Στην ουσία έχουμε time violation και μεταβαίνουμε σε μια κατάσταση "μετασταθερότητας" που το σήμα q2 δεν είναι ούτε 0 ούτε 1.

Με το DFF3 (με έξοδο q3) δίνουμε χρόνο στο κύκλωμα να επιλύσει αυτήν την αβεβαιότητα, αλλά πάλι υπάρχει πιθανότητα να μην έχει επιλυθεί μέχρι την χρονική στιγμή που το q3 (δηλ το Enable) εισέρχεται στο mux. Αν το q3 βρίσκεται ακόμα σε metastable state, τότε δεν ξέρουμε τι θα γίνει στο mux.

Για να επιλυθεί αυτό το πρόβλημα, η καλύτερη λύση είναι να δημιουργήσουμε μια *Asynchronous FIFO* με write clock το clk1, και read clock το clk2. Έτσι μπορούμε να μεταφέρουμε δεδομένα από το ένα clock domain στο άλλο με ασφάλεια.

Εναλλακτικά, μπορούμε να προσθέσουμε παραπάνω FF μετά το q3 για να του δώσουμε παραπάνω χρόνο, αλλά δεν θεωρείται ιδανική λύση (απλά αυξάνουμε το MTBF, δεν θεωρείται robust solution).



Nuoteis Iouviou 2023

```
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190

clk

rst_n

d
```

p1: a |-> b[->2]

```
p1 PASS @ 50ns / started @ 10ns
p1 PASS @ 70ns / started @ 30ns
p1 PASS @ 70ns / started @ 50ns
p1 PASS @ 90ns / started @ 70ns
p1 PASS @ 110ns / started @ 90ns
p1 PASS @ 150ns / started @ 110ns
p1 PASS @ 170ns / started @ 150ns
p1 PASS @ 190ns / started @ 170ns
```

p2: disable iff(!rst_n) a |-> b[*2]

```
p2 PASS @ 90ns / started @ 70ns
p2 PASS @ 110ns / started @ 90ns
p2 FAIL @ 130ns / started @ 110ns
```

p3: disable iff(!rst_n) a |-> b[->2:3] ##1 \$fell(d)

p3 FAIL @ 130ns / started @ 70ns

(όταν γίνεται το rst_n=0 την ώρα που περιμένουμε κάποιο assertion, απευθείας ακυρώνεται χωρίς PASS/FAIL)

Nuoteis Inuviou 2022

```
0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190

clk

b

crst_n
```

p1: a |-> b[*2]

```
p1 FAIL @ 30ns / started @ 10ns
p1 FAIL @ 30ns / started @ 30ns
p1 FAIL @ 70ns / started @ 70ns
p1 FAIL @ 90ns / started @ 90ns
p1 FAIL @ 110ns / started @ 110ns
p1 PASS @ 170ns / started @ 150ns
p1 PASS @ 190ns / started @ 170ns
```


p2: disable iff(!rst_n) a |-> b[*2]

```
p2 FAIL @ 70ns / started @ 70ns
p2 FAIL @ 90ns / started @ 90ns
p2 FAIL @ 110ns / started @ 110ns
p2 PASS @ 170ns / started @ 150ns
p2 PASS @ 190ns / started @ 170ns
```

p3: disable iff(!rst_n) a |-> b[*2:3] ##1 \$fell(d)

```
p3 FAIL @ 70ns / started @ 70ns
p3 FAIL @ 90ns / started @ 90ns
p3 FAIL @ 110ns / started @ 110ns
p3 PASS @ 190ns / started @ 150ns
```

NUTEIS DENT. 2021



<u>Θέμα 2:</u> Οι λογικές εξισώσεις μετατροπής ενός δυαδικού αριθμού (B) σε κώδικα Gray (G) είναι οι παρακάτω:


$$G[n-1] = B[n-1] (1)$$

$$G[i] = B[i] \oplus B[i+1], \operatorname{yl} \alpha \ 0 \le i < n-1 \tag{2}$$

(α) Για n = 5, σχεδιάστε το σχηματικό διάγραμμα του κωδικοποιητή αυτού με βασικές λογικές πύλες (π.χ. AND, OR, NOT, XOR, κλπ) όπου φυσικά το ζητούμενο είναι το κύκλωμα να περιέχει όσο το δυνατό λιγότερες πύλες.

(β) Αν ο δυαδικός αριθμός προέρχεται από έναν καταχωρητή και η κωδικοποιημένη έξοδος αποθηκεύεται σε έναν άλλο καταχωρητή όπως φαίνεται στο Σχήμα 1, υπολογίστε τη μέγιστη συχνότητα λειτουργίας του κυκλώματος όπου δίνονται οι παρακάτω παράμετροι:

 $t_{clk->Q}$ = 150 ps, t_{suff} = 180 ps, t_{dAND} = 50 ps, t_{dNAND} = 40 ps, t_{dNOR} = 40 ps, t_{dOR} = 50 ps, t_{dNOT} = 20 ps, t_{dXOR} = 100 ps (2 βαθμοί)



Σχήμα 1. Κύκλωμα κωδικοποίησης Gray όπου οι είσοδοι και έξοδοι αποθηκεύονται σε καταχωρητές

$$f_{\text{max}} = \frac{1}{t_{\text{pdmax}}} = \frac{1}{t_{\text{clk}} \Rightarrow a + t_{\text{dxoR}} + t_{\text{suff}}} = \frac{1}{150 + 100 + 180} = \frac{1}{430 \text{ps}} \Longrightarrow$$

$$Arr f_{\text{max}} = 0,00232 \cdot 10^{-12} \rightarrow f_{\text{max}} = 2,32 \text{ GHz}$$