Computer Architecture Lab

Report #2 Implementing Hazard-Detect Unit

By: Edris Nasihatkon , Alireza Yazdanpanah

Lab partners

Ahmad Hassani 810194302

Nooshin Taghavi 810194289

در این مرحله ما یک ماژول به نام HazardDetect اضافه کردیم که وظیفه آن تشخیص رخداد مخاطره و به دنبال آن، تولید سیگنالی (freeze) برای متوقف کردن (stall) رجیستر های IF و PC است.

Hazard در پردازنده های in-order در صورتی رخ میدهد طی یک یا دو دستور متوالی، رجیستری دیتای جدیدی بگیری و سپس خوانده شود. که چون به صورت پایپ لاین این پردازنده کار میکند، قبل اینکه داده در استیج WB ذخیره شود، داده قدیمی در استیج ID خوانده شده و برنامه طبق خواسته ما جلو نخواهد رفت.

طبق توضيحات گفته شده، Hazard-Detection unit بايد شرط های زير برای تشخيص مخاطره چک کند.

- اگر src1 دستور جدید (ID) با dest دستور قبلی(EXE) برابر باشد و نوشتن در رجیسترفایل داشته باشیم.
- اگر دستور دو source داشته باشد و src2 با dest استیج EXE برابر باشد و نوشتن در رجیسترفایل داشته باشیم.
 - اگر src2 دستور جدید (ID) با dest دستور قبلی(MEM) برابر باشد و نوشتن در رجیسترفایل داشته باشیم.
- اگر دستور دو source داشته باشد و مانند بالا src2 با dest استیج MEM بر ابر باشد و نوشتن در رجیستر فایل داشته باشیم.

اگر یکی از این شرط ها برقرار باشد، سیگنال freeze را فعال میکنیم که رجستر های IF و رجیستر PC به جای مقادیر جدید خود، مقادیر قبلی خود را نگه دارند. به این صورت دستور جدید بارگذاری نمیشود و به اصطلاح حبابی بین این دو دستور وارد میکنیم.

این سیگنال به استیج ID نیز میرود و selector یک مالتی پلکسر میشود که اگر 1 بود سیگنال های دستوری که بارگذاری و باعث مخاطره شده را 0 کند و این دستور به عنوان NOP جلو برود. پس از 0 شدن سیگنال freeze، این دستور دوباره از رجسترهای IF وارد ID و این دفعه مقادیر درست را از registerFile میگیرد.

log: 2018/12/04 08:52:14 #0			dick to insert time bar															
Node			0 1															
Туре	Alias	Name	-64 -32	0	32	64	96	128	160	192	224	256	288	320	352	384	416	448
₽ P		⊞ile:_regFile reg_file[0]								0								
Ů,		⊞ ··ile:_regFile reg_file[1]	1	154	5 1024	X			3				X		1024			
Ů,		⊞ile:_regFile reg_file[2]	2	X	1546	X	0		1	X	2	X	3 (-1546			
de la		±ile:_regFile reg_file[3]	3	X	-1546	χ.	1 / 2	2 (3)	1	2 (3)	1 [2 3	з (2			
S.		±ile:_regFile reg_file[4]	4		2	X			1024				X		1546			
S.		±ile:_regFile reg_file[5]	5	()	(0) 154	6	-1546		2	1546	2	X			1546			
S		ile:_regFile reg_file[6]	6		1545	X	15	546	-1546	2	-154	3			2			
6		ile:_regFile reg_file[7]	7									0						
&		ile:_regFile reg_file[8]	8		(0	XX	1028	1032	1028	1032	4 1028	8 1032			0			
B		ile:_regFile reg_file[9]	9		-38	37 2	2		2 0 2	(0	2 0	2	0 (-38	37		
B		le:_regFile reg_file[10]	10		107	3741437	XX	21474836	348 ()		33648	-21474	183648		10737-	41437		
5			0	X8C(X			(00)(0)(0)(0)											ACCUMUO
5		IF:_IF BrTaken							L	L_L			N				uuuuuu	MUM
in		SW[0]																

شکل Signal Tap – 1

CPI (Clock per Ins)	Total Logic Element	Total Combinational Functions	Dedicated Logic Registers	Runtime		
4.64	9140 28%	4357 13%	7760 23%	288 Clock		

 Flow Summary
 Successful - Tue Dec 04 08:49:35 2018

 Plow Status
 Successful - Tue Dec 04 08:49:35 2018

 Quartus II 64-Bit Version
 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition

 Revision Name
 MIPS

 Top-level Entity Name
 MIPS

 Family
 Cyclone II

 Device
 EP2C35F672C6

Timing Models Final

Total logic elements 9,140 / 33,216 (28 %)
Total combinational functions 4,357 / 33,216 (13 %)
Dedicated logic registers 7,760 / 33,216 (23 %)

Total registers 7760

Total pins 418 / 475 (88 %)

Total virtual pins 0

Total memory bits 200, 192 / 483,840 (41 %)

Embedded Multiplier 9-bit elements 0 / 70 (0 %)
Total PLLs 0 / 4 (0 %)

شكل 2 – اطلاعات سنتز (Flow Summery)

این پروژه نسبت به پروژه قبل، دستورات کمتری دارد (تقریبا نصف) زیرا دیگر احتیاجی به دستور NOP بین دو دستوری که باعث hazard میشود نیست. پس همان 62 دستور را داریم. مدت زمان اجرا نیز کمتر شده به این دلیل که در پروژه قبل بین دستورات دارای مخاطره 3 دستور NOP وارد کردیم (در حالیکه 2 دستور NOP کافی بود). پس برای هر مخاطره، 3 کلاک اضافه داشتیم. ولی در این پروژه برای هر مخاطره، 1 یا 2 کلاک اضافه داشتیم که باعث شد زمان اجرا حدود 100 کلاک کمتر شود.