# Digital Electronic Circuits CA II

NooShin Taghavi

Nooshin.tghvi@gmail.com


810194289

### هدف

در این تمرین تاخیر و توان مصرفی بررسی میشود.

گیت مورد بررسی NOR با سه ورودی منطقی static CMOS می باشد.

- شبیه سازی در تکنولوژی 45 نانومتر و در دمای کاری 25 درجه و Vdd ولت است.
  - محاسبات در β برابر دو انجام شده است.



# قسمت الف

• Pull up:

$$\left(\frac{\mathbf{w}}{\mathbf{L}}\right)_p = 2$$

$$3x = 1 \Rightarrow x = \frac{1}{3}$$

مقاومت 1/3 مقاومت اینورتر پایه است. سایز آن 6 برابر سایز اینورتر پایه است.

• Pull down :

$$\left(\frac{W}{L}\right)_n = 1$$


مقاومت برابر مقاومت اینورتر پایه است. سایز آن برابر سایز اینورتر پایه است.

## قسمت ب


# قسمت ج

t\_rise = 6.012e-12 t\_fall = 1.522e-11

#### قسمت د



برای محاسبه ی Tpd باید به صورت بالا عمل کرد ولی به دلیل اینکه دقت اندازه گیری بسیار پایین است از اطلاعات داده شده از Nor.mt0 استفاده کرده ام.



Tphl = 1.114e-11

Tplh = 4.849e-12

Tpd = 7.993e-12

## قسمت ه

ماکزیمم فرکانس کاری:

4.709e+10

## قسمت و

انرژی مصرفی با توجه به کد پوشه ی A:

1.979e-05

انرژی مصرفی با توجه به کد پوشه ی B:

1.432e-09

• کد پوشه ی A بدون ستفاده از Vector و کد پوشه ی B با vector است.