

## การทดลองที่ A

การทำงานของแคชชนิด Direct Mapped


วิชา Computer Organization and Assembly Language

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใช้เว็บเบราว์เซอร์เปิดใช้งานซิมูเลเตอร์ ชื่อ Para Cache

<https://www3.ntu.edu.sg/home/smitha/ParaCache/Paracache/start.html>



เอกสารอธิบาย

<https://www3.ntu.edu.sg/home/smitha/ParaCache/Paracache/kb.pdf>

ทำการทดลอง ตามขั้นตอนต่อไปนี้

## 1. การทดลอง Direct Mapped Cache

กดเมนู เลือก Direct Mapped Cache ตั้งขนาดและ Write Policy ของแคช ดังรูป

ParaCache

**Write Policies**

☒ **Write Back**    ☐ **Write Through**

☒ **Write On Allocate**    ☐ **Write Around**

---

**Cache Size** (power of 2)   

**Memory Size** (power of 2)   

**Offset Bits**   

Reset
Submit

2. กด Submit แล้วสังเกตรายละเอียดของแคชที่อยู่ด้านขวา

## DIRECT MAPPED CACHE

### ➡ Instruction Breakdown

TAG	INDEX	OFFSET
2 bit	2 bit	0 bit

### ☐ Memory Block

B. A W. 0
▲

B. B W. 0

B. C W. 0

B. D W. 0

B. E W. 0

B. F W. 0

▼

### ☐ Cache Table

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	0	-	0	0
1	0	-	0	0
2	0	-	0	0
3	0	-	0	0

เลื่อนหน้าต่างลงไปด้านล่างสุดของ Memory Block โปรดสังเกตหมายเลขบล็อก (B.) มีค่าเท่ากับ 0 ถึง F และหมายเลขเวิร์ด (W.) เท่ากับ 0 เสมอ

## ☐ Memory Block

B. A W. 0
▲

B. B W. 0

B. C W. 0

B. D W. 0

B. E W. 0

B. F W. 0

▼

เพราะเหตุใด

แนว. offset bit ตั้งไว้ที่ 0 จึงมีค่าออกมาได้ค่า 0 เท่านั้น ใดๆ B ขึ้นอยู่กับ memory size

N. ขึ้นอยู่กับ offset bit

3. การทดลองคำสั่ง Load Instruction ที่หมายเลขแอดเดรสที่ต้องการ หรือ ให้โปรแกรมสุ่มหมายเลขแอดเดรสให้  
 กรอก 4 ลงในหมายเลขฐานสิบหกที่มีอยู่ในกล่องข้อความด้านขวา  
 กรอกหมายเลข 7, 7, c, 4, 0, 4, 3, 5, 5 ในกล่องข้อความดังรูป

Instruction

Load

(in hex)#

4

7,7,c,4,0,4,3,5,5

Gen. Random

Submit

Information

Offset = 0 bits

Index bits =  $\log_2(4/1) = 2$  bits

Instruction Length =  $\log_2(16) = 4$  bits

Tag = 4 bits - 0 bits - 2 bits = 2

Next

Fast Forward

อธิบาย information ในรูปว่า Tag, Index และ Offset สัมพันธ์กับ Cache Size และ Memory Size ที่กรอก

Cache size 4 บิต Offset 0 Index memory size 16 บิต Instruction length ซึ่งเอา 2 บิตไปคำนวณ tag

4. กดปุ่ม Submit หมายเลข 4 ที่กรอก โปรแกรมสังเกตและอ่านกล่องข้อความที่เป็นสีชมพู อธิบายตามความเข้าใจ

4 ตรวจสอบเปลี่ยนเป็น binary จาก Hex แล้วแบ่งใน tag, index & offset

5. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นสีเหลืองว่าเกี่ยวข้องกับหมายเลขที่ Submit ไปก่อนหน้านี้อย่างไร

➡ Instruction Breakdown

01	00	0
2 bit	2 bit	0 bit

☐ Memory Block

B. A W. 0
B. B W. 0
B. C W. 0
B. D W. 0
B. E W. 0
B. F W. 0


☐ Cache Table

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	0	-	0	0
1	0	-	0	0
2	0	-	0	0
3	0	-	0	0

อธิบายความสัมพันธ์ระหว่าง Instruction Breakdown 01 00 และหมายเลข 4

0100 คือ 4 ในเลขฐาน 2 พอแบ่ง 0001 ใน tag, index


6. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นสีเขียว



อธิบายรูปนี้ และบิต Valid จึงเป็น 0

ไม่ใช่ค่า 0-1 อยู่ภายใน cache


7. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นน้ำเงิน และ AND เกตว่าทำกระบวนการอะไรกัน



อธิบายว่า Tag จึงมีสัญลักษณ์ '-'

ยังไม่ค่า ๐-1 อยู่ภายใน cache

8. กดปุ่ม Next เพื่อดำเนินการต่อ โปรดสังเกตข้อความบน AND เกต



กดปุ่ม Next เพื่อดำเนินการต่อ โปรดสังเกต Cache Table ว่ามีการเปลี่ยนแปลงอย่างไร

Cache Table

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	01	BLOCK 4 WORD 0 - 0	0
1	0	-	0	0
2	0	-	0	0
3	0	-	0	0

อธิบาย Valid Tag และ Data (Hex) จึงเปลี่ยนเป็นรูปนี้

Valid ของ index ที่ 0 เปลี่ยน , data คือ บล็อก เดิมจาก block ที่ 4 มา main memory

9. กดปุ่ม Next เพื่อดำเนินการต่อ โปรดสังเกตข้อมูลสถิติสี่เหลี่ยมด้านล่าง

<b>Statistics</b>	
<b>Hit Rate :</b>	<b>0%</b>
<b>Miss Rate :</b>	<b>100%</b>
<b>List of Previous Instructions :</b>	
• Load 4 [Miss]	

อธิบายข้อมูลที่ได้

ค่าใน cache ไม่ได้อยู่ในทอวลที่ request เลย หรือ miss หมายถึง จากข้อมูลค่าใน cache

10. โปรดสังเกตหมายเลขแอดเดรสถัดไปจะย้ายมาในกล่องข้อความด้านขวาบนของรูปนี้ กดปุ่ม Submit

11. กดปุ่ม Fast Forward เพื่อเร่งการทำงานของคำสั่งให้รวดเร็วขึ้น โปรดสังเกตการเปลี่ยนแปลงใน Cache Table และ Statistics หลังจากนั้น

01	11	0
2 bit	2 bit	0 bit

### Memory Block

### Cache Table

Index	Valid	Tag	Data (Hex)
0	1	01	BLOCK 4 WORD 0 - 0
1	0	-	0
2	0	-	0
3	1	01	BLOCK 7 WORD 0 - 0

### Statistics

**Hit Rate : 0%**

**Miss Rate : 100%**

**List of Previous Instructions :**

- Load 4 [Miss]
- Load 7 [Miss]

12. กด Submit และ Fast Forward เรื่อยๆ จนไม่เหลือหมายเลขแอดเดรส โปรดสังเกตการเปลี่ยนแปลงใน Statistics หลังจากนั้น

### Instruction

Load

▼

(in hex)#

List of next 10 Instructions

Gen. Random

Submit

### Information

The cycle has been completed.  
Please submit another instructions

Next

Fast Forward

**Statistics**

**Hit Rate :** 20%

**Miss Rate :** 80%

**List of Previous Instructions :**

- Load 4 [Miss]
- Load 7 [Miss]
- Load 7 [Hit]
- Load C [Miss]
- Load 4 [Miss]
- Load 0 [Miss]
- Load 4 [Miss]
- Load 3 [Miss]
- Load 5 [Miss]
- Load 5 [Hit]

อธิบายข้อมูลที่ได้ว่า Hit Rate และ Miss Rate คำนวณอย่างไร

Hit rate คือ  $\frac{\text{จำนวนที่ Hit}}{\text{จำนวน request ทั้งหมด}}$ , miss rate คือ  $\frac{100 - \text{Hitrate}}{100}$  หรือ  $\frac{\text{จำนวนที่ Miss}}{\text{จำนวน request ทั้งหมด}}$

นักศึกษาควรจะได้ผลการทดลองใน Cache Table ตรงกับรูปนี้


Cache Table			
Index	Valid	Tag	Data (Hex)
0	1	01	BLOCK 4 WORD 0 - 0
1	1	01	BLOCK 5 WORD 0 - 0
2	0	-	0
3	1	00	BLOCK 3 WORD 0 - 0

13. กรอกหมายเลขบล็อกที่แคชมีอยู่ เพื่อจูงใจให้เกิด แคชฮิต ดังรูป


**Instruction**

(in hex)#

กด Submit และ Next จนได้เหตุการณ์นี้



โปรดสังเกตคอลัมน์ Valid และ Tag ว่าตรงกันหรือไม่



14. กดปุ่ม Submit หมายเลขถัดไปจนหมด และแนบรูปตาราง Statistics ว่ามีการเปลี่ยนแปลงหรือไม่ อย่างไร

**ParaCache** Direct Mapped Cache Fully Associative Cache 2-Way SA 4-Way SA Cache Type Analysis Virtual Memory Knowledge Base

**Write Policies**

☒ Write Back ☐ Write Through

☒ Write On Allocate ☐ Write Around

Cache Size (power of 2): 4

Memory Size (power of 2): 16

Offset Bits: 0

Reset Submit

**Instruction**

Load (in hex#):

List of next 10 Instructions:

Submit

**Information**

The cycle has been completed. Please submit another instructions

Next Fast Forward

**Statistics**

Hit Rate : 38%

Miss Rate : 62%

List of Previous Instructions :

- Load 4 (Miss)
- Load 7 (Miss)
- Load 7 (Hit)
- Load C (Miss)
- Load 4 (Miss)
- Load 0 (Miss)
- Load 4 (Miss)
- Load 3 (Miss)
- Load 5 (Miss)
- Load 5 (Hit)
- Load 2 (Hit)
- Load 4 (Hit)
- Load 5 (Hit)

**➡ Instruction Breakdown**

01	01	0
2 bit	2 bit	0 bit

**☐ Memory Block**

B 5 W 0
B 6 W 0
B 7 W 0
B 8 W 0
B 9 W 0
B A W 0

**☐ Cache Table**

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	01	BLOCK 4 WORD 0 - 0	0
1	1	01	BLOCK 5 WORD 0 - 0	0
2	0	-	0	0
3	1	00	BLOCK 3 WORD 0 - 0	0

- มีการเปลี่ยนแปลง Hit rate & miss rate จาก 20/80 เป็น 38/62



## กิจกรรมท้ายการทดลอง

- ศึกษาการทำงานของ Load Instruction เช่นเดิม
  - ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต แล้วเปรียบเทียบ
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต แล้วเปรียบเทียบ
- ศึกษาการทำงานของ Load Instruction เช่นเดิม แต่ตั้ง Write Policy เป็น Write Through และ Write Around
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต
- เปลี่ยน Instruction เป็น Store เพื่อศึกษาการทำงานของ Dirty Bit โดยตั้ง Write Policy เป็น Write Back และ Write on Allocate
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต
- เปลี่ยน Instruction เป็น Store เพื่อศึกษาการทำงานของ Dirty Bit โดยตั้ง Write Policy เป็น Write Through และ Write Around
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
  - ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต

**Configuration 1 (Top):**

- Write Policies: Write Back (selected), Write Through, Write On Allocate, Write Around
- Cache Size (power of 2): 8
- Memory Size (power of 2): 16
- Offset Bits: 0
- Instruction: Load
- Cache Table:

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	0	BLOCK 0 WORD 0 - 0	0
1	0	-	0	0
2	0	-	0	0
3	1	0	BLOCK 3 WORD 0 - 0	0
4	1	0	BLOCK 4 WORD 0 - 0	0
5	1	0	BLOCK 5 WORD 0 - 0	0
6	0	-	0	0
7	1	0	BLOCK 7 WORD 0 - 0	0

**Configuration 2 (Bottom):**

- Write Policies: Write Back (selected), Write Through, Write On Allocate, Write Around
- Cache Size (power of 2): 4
- Memory Size (power of 2): 16
- Offset Bits: 1
- Instruction: Load
- Cache Table:

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	01	BLOCK 2 WORD 0 - 1	0
1	1	00	BLOCK 1 WORD 0 - 1	0

ต่างกับที่ การตั้งค่า cache, memory size มีผลต่อ index, instruction length, tag ด้วย cache table เขียนขนาด & เก็บค่า cache ไว้ด้วย