CLC		清楚进位标志	(← 0	С	1
SEC		设置进位标志	(←1	С	1
BLD	Rd, b	读出T位到寄存器	Rd(b) ← T	None	1
BST	Rr, b	存储到T位	$T \leftarrow Rr(b)$	Т	1
BCLR	S	清零状态位	$SREG(s) \leftarrow 0$	SREG(s)	1
BSET	S	设置状态位	$SREG(s) \leftarrow 1$	SREG(s)	1
SWAP	Rd	位交换	$Rd(3:0) \leftarrow Rd(7:4), Rd(7:4) \leftarrow Rd(3:0)$	None	1
ASR	Rd	算术右移	$Rd(n) \leftarrow Rd(n+1), n=0:6$	Z	1
ROR	Rd	包含进位的循环右移	$Rd(7)\leftarrow C, Rd(n) \leftarrow Rd(n+1), C\leftarrow Rd(0)$	Z	1
ROL	Rd	包含进位的循环左移	$Rd(0)\leftarrow C, Rd(n+1) \leftarrow Rd(n), C\leftarrow Rd(7)$	Z	1
LSR	Rd	逻辑右移	$Rd(n) \leftarrow Rd(n+1), Rd(7) \leftarrow 0$	Z	1
LSL	Rd	逻辑左移	$Rd(n+1) \leftarrow Rd(n), Rd(0) \leftarrow 0$	Z,C,N,V	1
CBI	P, b	清零 IO 寄存器	I/O(P, b) ← 0	None	1
SBI	P, b	设置 IO 寄存器	I/O(P, b) ← 1	None	1
POP	Rd	出栈	Rd ← STACK	None	1/2
PUSH	Rr	压栈	STACK ← Rr	None	1
OUT	P, Rr	写端口	P ← Rr	None	1
IN	Rd, P	读端□	Rd ← P	None	1
			·		
LDS	Rd, k	直接从 SRAM 中加载	Rd ← (k)	None	2
LDD	Rd, Z+q	带偏移量的间接加载	Rd ← (Z + q)	None	1
LD	Rd, -Z	地址递减, 间接加载	Z ← Z - 1, Rd ← (Z)	None	1
LD	Rd, Z+	间接加载, 地址递增	Rd ← (Z), Z ← Z+1	None	1
LPM	Rd, Z+	加载程序数据,地址递增	Rd ← (Z), Z ← Z+1	None	2
LPM	Rd, Z	加载程序空间数据	Rd ← (Z)	None	2
LPM		加载程序空间数据	R0 ← (Z)	None	2
STS	k, Rr	直接存储到 SRAM 中	(k) ← Rr	None	2
STD	Z+q, Rr	带偏移量的间接存储	(Z + q) ← Rr	None	1
ST	-Z, Rr	地址递减, 间接存储	Z ← Z - 1, (Z) ← Rr	None	1
ST	Z+, Rr	间接存储, 地址递增	(Z) ← Rr, Z ← Z + 1	None	1
ST	Z, Rr	间接存储	(Z) ← Rr	None	1
STD	Y+q, Rr	带偏移量的间接存储	(Y + q) ← Rr	None	1
ST	-Y, Rr	地址递减, 间接存储	$Y \leftarrow Y - 1, (Y) \leftarrow Rr$	None	1
ST	Y+, Rr	间接存储,地址递增	$(Y) \leftarrow Rr, Y \leftarrow Y + 1$	None	1
ST	Y, Rr	间接存储	(Y) ← Rr	None	1
ST	-X, Rr	地址递减,间接存储	$X \leftarrow X - 1$, $(X) \leftarrow Rr$	None	1
ST	X+, Rr	间接存储,地址递增	$(X) \leftarrow Rr, X \leftarrow X + 1$	None	1
ST	X, Rr	间接存储	(X) ← Rr	None	1
LDS	Rd, k	直接从 SRAM 中加载	Rd ← (k)	None	2
LDD	Rd, Z+q	带偏移量的间接加载	Rd ← (Z + q)	None	1/2
LD	Rd, -Z	地址递减,间接加载	$Z \leftarrow Z - 1$, Rd \leftarrow (Z)	None	1/2
LD	Rd, Z+	间接加载,地址递增	$Rd \leftarrow (Z), Z \leftarrow Z+1$	None	1/2