T1/OCOB/PCINT21- 端口 D 引脚 5

T1: 定时/计数器 1 的外部计数时钟输入

OCOB: 定时/计数器 0 的 B 组比较匹配输出。PD5 可以作为定时/计数器 0 比较匹配的外 部输出。此时必须通过 DDD5 将引脚设置为输出。同时,OCOB 也是定时器 0 的 PWM 模

式输出引脚

PCINT21: 引脚电平变化中断 21

XCK/TO/DAO/PCINT20- 端口 D 引脚 4

XCK: 同步模式 USART 的外部时钟信号 T0: 定时/计数器 0 的外部计数时钟输入

DAO: 内部 8 位 **DAC** 模拟输出 PCINT20: 引脚电平变化中断 20

INT1/OC2B/PCINT19- 端口 D 引脚 3

INT1: 外部中断输入 1

OC2B: 定时/计数器 2 的 B 组比较匹配输出。PD3 可以作为定时/计数器 2 比较匹配的外 部输出。此时必须通过 DDD3 将引脚设置为输出。同时,0C2B 也是定时器 2 的 PWM 模

式输出引脚

PCINT19: 引脚电平变化中断 19

INTO/OC3B/ACOO/PCINT18- 端口 D 引脚 2

INTO: 外部中新输入 **0**

OC3B: 定时计数器 3 比较匹配输出 B。仅在 QFP32 封装时, PD2 与 QFP48/PF2 合并成一

个 IO. 因此 PF2 上的 OC3B 功能也将从 PD2 上输出

ACOO: 模拟比较器 0 比较结果直接输出。由 ACOFR 寄存器控制

PCINT18: 引脚电平变化中断 18

TXD/OC3A/PCINT17- 端口 D 引脚 1

TXD: 传输数据(USART 数据输出)。USART 发送器使能后、PD1 将被强制为输出,不受 DDD1 的控制

OC3A: 定时计数器 3 比较匹配输出 A。仅在 QFP32 封装时, PD1 与 QFP48/PF1 合并成一 个 IO, 因此 PF1 上的 OC3A 功能也将从 PD1 上输出

PCINT17: 引脚电平变化中断 17

RXD/PCINT16- 端口 D 引脚 0

RXD: 传输数据(USART 数据输入)。USART 接收器使能后. PDO 将被强制为输入. 不受 DDDO 的控制。当引脚被 USART 强制为输入后,上拉电阻仍然可以通过 PORTDO 位控制

PCINT16: 引脚电平变化中断 16