

TWI Block 结构图

TWI 模块主要包括比特率发生器,总线接□单元,地址比较器和控制单元等。具体见下列详细描述。

比特率发生器单元

比特率发生器单元主要控制主机模式下的 SCL 时钟周期。SCL 时钟周期由 TWI 比特率寄存器 TWBR 和 TWI 状态寄存器 TWSR 中的预分频控制位共同决定。从机操作不受比特率或预分频设置的影响,但要保证从机的工作时钟至少是 SCL 频率的 16 倍。注意,从机可能会延长 SCL 的低电平周期,从而降低 TWI 总线的平均时钟频率。SCL 时钟频率有以下的计算公式产生:

 $f_{scl} = f_{svs}/(16 + 2*TWBR*4TWPS)$

其中, TWBR 为 TWI 比特率寄存器的数值, TWPS 为 TWI 状态寄存器中的预分频控制位。

总线接口单元

总线接□单元包括数据和地址移位寄存器 TWDR, START/STOP 控制器和仲裁判定硬件电路。

TWDR包含要发送的地址或数据字节,或者已接收的地址或数据字节。除了包含8位的TWDR,总线接口单元还包括发送或接收的 ACK/NACK 寄存器。这个 ACK/NACK 寄存器不能直接被应用软件访问。当接收数据时,它可以通过 TWI 控制寄存器 TWCR 来置位或清零。当发送数据时,接收到的 ACK/NACK 值由 TWI 状态寄存器 TWSR 中的 TWS 值来反映。

START/STOP 控制器负责产生和检测 START, REPEATED START 和 STOP 状态。当 MCU 处于某些休眠模式时,START/STOP 控制器仍可以检测 START 和 STOP 状态,当被 TWI 总线上的主机寻址时将 MCU 从休眠模式唤醒。

如果 TWI 以主机模式启动了数据传输,仲裁检测电路将持续监听总线,以确定是否仍拥有总线控制权。当 TWI 模块丢失总线控制权后,控制单元将会执行正确的动作并产生合适的状态码来通知 MCU。