ender Architecture

Arquitectura de Computadores

MicroArquitectura


Basado en texto: "*Digital Design and Computer Architecture*, **2**nd **Edition**", David Money Harris and Sarah L. Harris

Chapter 6 <1>

mputer Architecture

Tópicos

- Introducción
- Análisis de Rendimiento
- Procesador Mono-Ciclo
- Procesador Multi-Ciclo
- Procesador con Pipeline
- MicroArquitectura Avanzada



Chapter 6 <2>

Introducción

- Micro-arquitectura: como implementar una arquitectura en hardware
- Procesador:
 - Camino de Datos (Datapath): bloques funcionales
 - Control: señales de control

Application Software	programs
Operating Systems	device drivers
Architecture	instructions registers
Micro- architecture	datapaths controllers
Logic	adders memories
Digital Circuits	AND gates NOT gates
Analog Circuits	amplifiers filters
Devices	transistors diodes
Physics	electrons

Chapter 6 <3>

mputer Architecture

Microarquitectura

- Múltiples implementaciones de una misma arquitectura:
 - Mono-ciclo: Cada instrucciones se ejecuta en un solo ciclo
 - Multi-ciclo: Cada instrucción es dividida en una serie de pasos mas cortos
 - Con Pipeline: Cada instrucción es dividida en una serie de pasos & múltiples instrucciones se ejecutan a la vez

Chapter 6 <4>

Procesador MIPS

- Considere un subconjunto de las instrucciones MIPS :
 - Instrucciones tipo R: and, or, add, sub, slt
 - Instrucciones de Memoria: lw, sw
 - Instrucciones de Bifurcación: beq

Chapter 6 <5>

puter Architecture

Estado de la Arquitectura

- Determina todo acerca del procesador:
 - PC
 - 32 registros
 - Memoria

Chapter 6 <6>


Procesador MIPS Mono-ciclo


 ¿Como diseñar el camino de Datos?


mputer Architecture


 ¿Como se diseña la Unidad de Control?


Chapter 6 <8>

















• Determine si valor en rs y rt son iguales • Calcular dirección del salto al bifurcar: BTA = (inmediato extendido en signo << 2) + (PC+4) RegWrite RegDM ALUSCALUCORTUL, BRACH MERRORE CLA PCP ALUCATULA, BRACH MERRORE CHAPTER 6 <15>







Unidad de Control: Decoder Principal

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoRe	ALUOp _{1:0}
R-type	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	0	00
SW	101011	0	Х	1	0	1	Х	00
beq	000100	0	Χ	0	1	0	Χ	01

Chapter 6 <19>

nputer Architecture

Ejemplo rendimiento mono-ciclo

925 ns

Elemento	Parámetr	Retardo
	0	(ps)
Registro reloj-a-Q	t _{pcq_PC}	30
Setup Registro	t _{setup}	20
Multiplexor	t _{mux}	25
ALU	t _{ALU}	200
Leer memoria	t _{mem}	250
Leer arch. registros	$t_{RF{ m read}}$	150
Setup arch. re gi s#ros + 2 <i>t</i>	t _{RFsetup}	20
R <i>F</i> setup	$_{\text{mem}} + t_{RFread}$	T Cmux T CALU
= [30 + 2(25)]	0) + 150 +	25 + 200 + 2
S		

Ejemplo Rendimiento monociclo

Programa con 100 mil millones de instrucciones :

Tiempo Ejecución = # instrucciones x CPI x T_C

 $= (100 \times 10^9)(1)(925 \times 10^9)$

¹² s)

= 92,5 segundos

Chapter 6 <21>

puter Architecture

Procesador MIPS Multiciclo

· Mono ciclo:

- + simple
- Tiempo de ciclo limitado por la instrucción mas larga (lw)
- 2 sumadores/ALUs & 2 memorias


Multiciclo:

- + velocidad del reloj es mas alta
- +Instrucciones mas simples se ejecutan mas rápido
- + reuso de hardware caro en múltiples ciclos
- el sobre-costo de secuenciar es pagado múltiples veces
- Los mismos pasos de diseño: camino de datos & control

Chapter 6 <22>

Elementos de Estado Multiciclo

 Reemplaza la memoria de datos e instrucciones con una sola memoria unificada – es mas real




Chapter 6 <23>


mputer Architecture


Camino de Datos Multiciclo: Instrucción Fetch


PASO 1: Instrucción Fetch





Chapter 6 <24>





















MEF del Controlador Multiciclo



mputer Architecture

Rendimiento del Procesador Multiciclo

- Las instrucciones requieren distintos números de ciclo para su ejecución:
 - 3 ciclos: beq, j
 - 4 ciclos: Tipo R, sw, addi
 - 5 ciclos: lw
- CPI es el promedio ponderado
- El benchmark SPECINT2000:
 - 25% de lecturas de memoria (loads)
 - 10% de escritura de memoria (stores)
 - 11% de saltos de rama (branches)
 - 2% de saltos incondicionales (jumps)
 - 52% de Tipo R

CPI promedio = (0.11 + 0.02)(3) + (0.52 + 0.10)(4) + (0.25)(5) =**4.12**

Ejemplo Rendimiento Multiciclo

Elemento	Parametr	Retardo(p		
	0	s)		
Registro reloj-a-Q	$t_{ m extit{pcq_PC}}$	30		
Setup Registro	$t_{\sf setup}$	20		
Multiplexor	t _{mux}	25		
ALU	t _{ALU}	200		
Lectura Memoria	t _{mem}	250		
Lectura Arch. Registro	t _{RFread}	150		
Setup <u>A</u> rch. Registro	t _{Resetup} + max	$(t_{ALU} + t_{mux},$		
t_{mem}) + t_{setup}				
$= t_{pcq_PC} + t_{mux} + t_{mem} + t_{setup}$				
= [30 + 25 + 250 + 20] ps				
= 325 ps Chapter 6 <35>				

er Architecture

Ejemplo Rendimiento Multiciclo

Programa con 100 mil millones de instrucciones

Tiempo de Ejecución = (# instrucciones) × CPI × T_c


 $= (100 \times 10^{9})(4.12)(325 \times 10^{-12})$


= **133.9** segundos

Este es **mas lento** que el procesador monociclo (92.5 segundos). ¿Por que?

- No todos los pasos son del mismo largo

– Sobrecosto por secuenciar en cada paso (t_{pcq} + $t_{
m setup}$ = 50 ps)








Procesador MIPS con Pipeline

- Paralelismo temporal
- Divida procesador monociclo en 5 etapas:
 - Fetch
 - Decodificar (Decode)
 - Ejecutar (Execute)
 - Memoria (Memory)
 - Escritura en Registro (Writeback)
- Agregue registros de pipeline entre etapas


Chapter 6 <39>







Control del Procesador con Pipeline



- Es igual a la unidad de control del procesador mono ciclo
- El Control es retardado de acuerdo a cada etapa

nputer Architecture

Predicción de Rama

- Adivina si un salto de rama sera tomado
 - Los saltos hacia atrás son preferentemente tomados (ciclos)
 - Considere historia para mejorar acierto
- ¿Que pasa si la CPU se equivoca al predecir salto?
- Una buena predicción reduce la fracción de saltos que se requiere eliminar

Chapter 6 <44>

(I)
3
t
Q
A
įt
7
U
D
(D)
4
3
2
2

Comparación Rendimiento Procesadores

Procesad or		Mejora (Speedup) (Monociclo es la base)
Monocicl o	92.5	1
Multiciclo	133	0.70
Con Pipeline	63	1.47

Chapter 6 <45>

outer Architecture

Micro arquitectura

- Pipeline Profundo/Deep Pipelining
- Predicción de Rama
- Procesadores superescalares
- Procesadores Fuera de Orden
- Renombre de registros
- SIMD
- Multihebras/Multithreading
- Multiprocesadores

Chapter 6 <46>

ender Architecture

Pipeline Profundo

- Usualmente con 10-20 etapas
- El numero de etapas esta limitado por:
 - Riesgos de Pipeline
 - Sobrecosto por secuenciar
 - Potencia eléctrica
 - Costo

Chapter 6 <47>

nputer Architecture


Predicción de Rama

- Procesador con pipeline ideal: CPI = 1
- Mala predicción de salto de rama incrementa CPI
- Predicción de salto de rama estático:
 - Chequea dirección del salto (hacia adelante o hacia atrás)
 - Si es hacia atrás, la predicción es considerada
 - Sino, la predicción no es tomada
- Predicción de salto de rama dinámico:
 - Guarde la historia de los últimos (varios cientos) saltos de rama en un branch target buffer, con los siguientes datos:
 - Destino del salto de rama Chapter

24

Superescalar

- Múltiples copias del camino de datos ejecutan múltiples instrucciones a la vez
- Las dependencias hace que sea astuta la decisión de procesar múltiples instrucciones a la vez



Chapter 6 <49>

nputer Architecture

Procesador Fuera de Orden


- Mira hacia adelante a través de múltiples instrucciones
- Procesa tantas instrucciones como sea posible a la vez
- Procesa aquellas instrucciones fuera de orden (siempre y cuando no tengan dependencias)
- Dependencias:
 - RAW (read after write): una instrucción escribe, luego la instrucción lee un registro
 - WAR (write after read): una instrucción lee, luego la instrucción escribe en un registro
 - WAW (write after write): una instrucción escribe, luego la instrucción escribe en un registro

Chapter 6 <50>

ender Architecture

SIMD

- Single Instruction Multiple Data (SIMD)
 - una sola instrucción actúa sobre múltiples piezas de datos a la vez
 - La aplicación típica: computación gráfica
 - Realiza operaciones aritméticas cortas (a esto también se le llama aritmética empaquetada)
- Por ejemplo, sume cuatro elementos de 8-bit



Chapter 6 <51>

mputer Architecture

Técnicas de Arquitecturas

Multihebras/Multithreading

- Procesador de palabras: una hebra controla el tipeo, otra el chequeo ortografico, otra la impresión
- Multiprocesadores
 - Múltiples procesadores (núcleos/cores) en un único chip

Chapter 6 <52>

Hebras: Definiciones

- Proceso: programa que se ejecuta en un computador
 - Múltiples procesos pueden ser ejecutados a la vez: e.g., navegar en la Web, reproducir una canción, escribir un informe
- Hebra/Thread: parte de un programa
 - Cada proceso tiene múltiples hebras:
 e.g., un procesador de palabras podría tener hebras para controlar el tipeo, el chequeo ortográfico, la impresión

puter Architecture

Hebras en un <u>Procesador Convencional</u>

- Una hebra se ejecuta solo una vez
- Cuando una hebra se detiene (por ejemplo, esperando memoria):
 - Se almacena el estado arquitectural de la hebra
 - El estado arquitectura de la hebra en espera se carga en el procesador y esta vuelve a ser ejecutada
 - A esto se le llama cambio de contexto /context switching
- Al usuario le pareciera que todas las hebras se estuvieran ejecutando simultáneamente

 _{Chapter 6 < 54>}

Multiprocesadores

- Hay múltiples procesadores (núcleos/cores) que posee un metodo de comunicación entre ellos
- Tipos:
 - Homogéneos: múltiples núcleos con memoria compartida
 - Heterogéneos: núcleos separados para diferentes tareas (por ejemplo, DSP y CPU en un teléfono celular)
 - Clusters: cada núcleo tiene su propio sistema de memoria

Chapter 6 <55>

nputer Architecture

Otros recursos

- Patterson & Hennessy's: Computer Architecture: A Quantitative Approach
- Conferencias:
 - www.cs.wisc.edu/~arch/www/
 - ISCA (International Symposium on Computer Architecture)
 - HPCA (International Symposium on High Performance Computer Architecture)

Chapter 6 <56>