

Arquitectura de Computadores


MicroArquitectura

Basado en texto: "*Digital Design and Computer Architecture, 2nd Edition*", David Money Harris and Sarah L. Harris

Chapter 6 <1>

Tópicos

- **Introducción**
- **Análisis de Rendimiento**
- **Procesador Mono-Ciclo**
- **Procesador Multi-Ciclo**
- **Procesador con Pipeline**
- **MicroArquitectura Avanzada**



Chapter 6 <2>

Introducción

- **Micro-arquitectura:** como implementar una arquitectura en hardware
- Procesador:
 - **Camino de Datos (Datapath):** bloques funcionales
 - **Control:** señales de control

Application Software	programs
Operating Systems	device drivers
Architecture	instructions registers
Micro-architecture	datapaths controllers
Logic	adders memories
Digital Circuits	AND gates NOT gates
Analog Circuits	amplifiers filters
Devices	transistors diodes
Physics	electrons

Chapter 6 <3>

Microarquitectura

- Múltiples implementaciones de una misma arquitectura:
 - **Mono-ciclo:** Cada instrucciones se ejecuta en un solo ciclo
 - **Multi-ciclo:** Cada instrucción es dividida en una serie de pasos mas cortos
 - **Con Pipeline:** Cada instrucción es dividida en una serie de pasos & múltiples instrucciones se ejecutan a la vez

Chapter 6 <4>

Procesador MIPS

- Considere un subconjunto de las instrucciones MIPS :
 - Instrucciones tipo R: and, or, add, sub, slt
 - Instrucciones de Memoria: lw, sw
 - Instrucciones de Bifurcación: beq


Chapter 6 <5>

Estado de la Arquitectura

- Determina todo acerca del procesador:
 - PC
 - 32 registros
 - Memoria

Chapter 6 <6>

Elementos de Estado de MIPS



Chapter 6 <7>


Procesador MIPS Mono-ciclo

- ¿Como diseñar el camino de Datos?
- ¿Como se diseña la Unidad de Control?

Chapter 6 <8>

Camino de Datos Mono-ciclo: lw fetch


PASO 1: instrucción fetch (ir a buscar)



Chapter 6 <9>

Camino de Datos Mono-ciclo: lw Lectura Registro


PASO 2: Leer operandos fuentes de RF (Archivo de Registros)



Chapter 6 <10>

Camino de datos mono-ciclo: lw Inmediato


PASO 3: Extender signo del inmediato



Chapter 6 <11>

Camino de datos mono-ciclo: lw dirección


PASO 4: Calcular dirección de memoria



Chapter 6 <12>

Camino de datos mono-ciclo: lw Leer Memoria


- **PASO 5:** Leer datos de memoria para luego escribirlos en un registro



Chapter 6 <13>

Camino de datos mono-ciclo: lw Incremento PC

- **PASO 6:** Determine dirección de la próxima instrucción




Chapter 6 <14>

Camino de datos mono-ciclo: beq


- Determine si valor en rs y rt son iguales
- Calcular dirección del salto al bifurcar:

$$BTA = (\text{inmediato extendido en signo} \ll 2) + (PC+4)$$




Chapter 6 <15>

Procesador Mono-ciclo



Chapter 6 <16>


Control Mono-ciclo



Chapter 6 <17>

Decoder Principal Unidad de Control

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{1:0}
Tipo R	000000							
lw	100011							
sw	101011							
beq	000100							



Chapter 6 <18>

Unidad de Control: Decoder Principal

Instrucción	Op _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemtoReg	ALUOp _{3:0}
R-type	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	0	00
sw	101011	0	X	1	0	1	X	00
beq	000100	0	X	0	1	0	X	01

Chapter 6 <19>

Ejemplo rendimiento mono-ciclo

Elemento	Parámetro	Retardo (ps)
Registro reloj-a-Q	t_{pcq_PC}	30
Setup Registro	t_{setup}	20
Multiplexor	t_{mux}	25
ALU	t_{ALU}	200
Leer memoria	t_{mem}	250
Leer arch. registros	t_{RFread}	150
Setup arch. registros	$t_{RFsetup}$	20

$$\begin{aligned}
 T_{cyc} &= t_{pcq_PC} + 2t_{mem} + t_{RFread} + t_{mux} + t_{ALU} + t_{RFsetup} \\
 &= [30 + 2(250) + 150 + 25 + 200 + 20] \text{ ps} \\
 &= 925 \text{ ns}
 \end{aligned}$$

Chapter 6 <20>

Ejemplo Rendimiento monociclo

Programa con 100 mil millones de instrucciones :

$$\begin{aligned}
 \textbf{Tiempo Ejecución} &= \# \text{ instrucciones} \times \text{CPI} \times T_C \\
 &= (100 \times 10^9)(1)(925 \times 10^{-12} \text{ s}) \\
 &= \textbf{92,5 segundos}
 \end{aligned}$$

Chapter 6 <21>

Procesador MIPS Multiciclo

- **Mono ciclo:**

- + simple
- Tiempo de ciclo limitado por la instrucción mas larga (lw)
- 2 sumadores/ALUs & 2 memorias

- **Multiciclo:**

- + velocidad del reloj es mas alta
- + Instrucciones mas simples se ejecutan mas rápido
- + reuso de hardware caro en múltiples ciclos
- el sobre-coste de secuenciar es pagado múltiples veces

- **Los mismos pasos de diseño: camino de datos & control**

Chapter 6 <22>

- Reemplaza la memoria de datos e instrucciones con una sola memoria unificada - es mas real




Computer Architecture

Chapter 6 <24>

Camino de Datos Multiciclo: lw Leer R


PASO 2a: Lectura de operandos fuente desde archivo de registros (RF)



Chapter 6 <25>

Camino de Datos Multiciclo: lw Inmediato


STEP 2b: Extender en signo el inmediato



Chapter 6 <26>

Camino de Datos Multiciclo: lw dirección


PASO 3: Calcular dirección de memoria



Chapter 6 <27>

Camino de Datos Multiciclo: lw Leer Memoria


Paso 4: Leer dato desde memoria



Chapter 6 <28>

Camino de Datos Multiciclo: lw Escribir Registro


PASO 5: Escribir datos al archivo de registros



Chapter 6 <29>


Camino de Datos Multiciclo: Incrementar PC

PASO 6: Incrementar PC



Chapter 6 <30>

MEF del Controlador Multiciclo



Chapter 6 <33>

Rendimiento del Procesador Multiciclo

- Las instrucciones requieren distintos números de ciclo para su ejecución:
 - 3 ciclos: beq, j
 - 4 ciclos: Tipo R, sw, addi
 - 5 ciclos: lw
- CPI es el promedio ponderado
- El benchmark SPECINT2000:
 - 25% de lecturas de memoria (loads)
 - 10% de escritura de memoria (stores)
 - 11% de saltos de rama (branches)
 - 2% de saltos incondicionales (jumps)
 - 52% de Tipo R

$$\text{CPI promedio} = \frac{(0.11 + 0.02)(3) + (0.52 + 0.10)(4) + (0.25)(5)}{1} = 4.12$$

Chapter 6 <34>

Ejemplo Rendimiento Multiciclo

Elemento	Parámetro	Retardo(ps)
Registro reloj-a-Q	t_{pcq_PC}	30
Setup Registro	t_{setup}	20
Multiplexor	t_{mux}	25
ALU	t_{ALU}	200
Lectura Memoria	t_{mem}	250
Lectura Arch. Registro	t_{RFread}	150
Setup Arch. Registro	$t_{rfsetup_mux}$	20

$$\begin{aligned}
 T_{multiciclo} &= t_{pcq_PC} + t_{mux} + \max(t_{ALU} + t_{mux}, t_{mem}) + t_{setup} \\
 &= t_{pcq_PC} + t_{mux} + t_{mem} + t_{setup} \\
 &= [30 + 25 + 250 + 20] \text{ ps} \\
 &= \mathbf{325 \text{ ps}}
 \end{aligned}$$

Chapter 6 <35>

Ejemplo Rendimiento Multiciclo

Programa con 100 mil millones de instrucciones

Tiempo de Ejecución = (# instrucciones) × CPI × T_c


$$\begin{aligned}
 &= (100 \times 10^9)(4.12)(325 \times 10^{-12}) \\
 &= \mathbf{133.9 \text{ segundos}}
 \end{aligned}$$

Este es **mas lento** que el procesador monociclo (92.5 segundos). ¿Por que?

- No todos los pasos son del mismo largo
- Sobrecosto por secuenciar en cada paso ($t_{pcq} + t_{setup} = 50 \text{ ps}$)


Chapter 6 <36>

Repaso: Procesador Mono-ciclo



Chapter 6 <37>

Repaso: Procesador Multiciclo



Chapter 6 <38>


Procesador MIPS con Pipeline

- Paralelismo temporal
- Divide procesador monociclo en 5 etapas:
 - Fetch
 - Decodificar (Decode)
 - Ejecutar (Execute)
 - Memoria (Memory)
 - Escritura en Registro (Writeback)
- Agregue registros de pipeline entre etapas


Chapter 6 <39>

Monociclo vs. Pipeline

Single-Cycle




Pipelined




Chapter 6 <40>

Abstracción del Procesador con Pipeline



Chapter 6 <41>

Camino de Datos Mono-ciclo & con pipeline



Chapter 6 <42>

- Chapter 6 <43>

Computer Architecture

- Chapter 6 <44>

Comparación Rendimiento Procesadores

Procesador	Tiempo de Ejecución (segundos)	Mejora (Speedup) (Monociclo es la base)
Monociclo	92.5	1
Multiciclo	133	0.70
Con Pipeline	63	1.47

Chapter 6 <45>

Micro arquitectura

- Pipeline Profundo/Deep Pipelining
- Predicción de Rama
- Procesadores superescalares
- Procesadores Fuera de Orden
- Renombre de registros
- SIMD
- Multihebras/Multithreading
- Multiprocesadores

Chapter 6 <46>

Pipeline Profundo

- Usualmente con 10-20 etapas
- El numero de etapas esta limitado por:
 - Riesgos de Pipeline
 - Sobrecosto por secuenciar
 - Potencia eléctrica
 - Costo

Chapter 6 <47>


Predicción de Rama

- Procesador con pipeline ideal: $CPI = 1$
- Mala predicción de salto de rama incrementa CPI
- **Predicción de salto de rama estático:**
 - Chequea dirección del salto (hacia adelante o hacia atrás)
 - Si es hacia atrás, la predicción es considerada
 - Sino, la predicción no es tomada
- **Predicción de salto de rama dinámico:**
 - Guarde la historia de los últimos (varios cientos) saltos de rama en un *branch target buffer*, con los siguientes datos:
 - Destino del salto de rama

Chapter 6 <48>

Superescalar

- Múltiples copias del camino de datos ejecutan múltiples instrucciones a la vez
- Las dependencias hace que sea astuta la decisión de procesar múltiples instrucciones a la vez



Chapter 6 <49>


Procesador Fuera de Orden

- Mira hacia adelante a través de múltiples instrucciones
- Procesa tantas instrucciones como sea posible a la vez
- Procesa aquellas instrucciones fuera de orden (siempre y cuando no tengan dependencias)
- **Dependencias:**
 - **RAW** (read after write): una instrucción escribe, luego la instrucción lee un registro
 - **WAR** (write after read): una instrucción lee, luego la instrucción escribe en un registro
 - **WAW** (write after write): una instrucción escribe, luego la instrucción escribe en un registro

Chapter 6 <50>

SIMD

- Single Instruction Multiple Data (SIMD)
 - una sola instrucción actúa sobre múltiples piezas de datos a la vez
 - La aplicación típica: computación gráfica
 - Realiza operaciones aritméticas cortas (a esto también se le llama *aritmética empaquetada*)
- Por ejemplo, sume cuatro elementos de 8-bit



Chapter 6 <51>

Técnicas de Arquitecturas

- **Multihebras/Multithreading**
 - Procesador de palabras: una hebra controla el tipeo, otra el chequeo ortografico, otra la impresión
- **Multiprocesadores**
 - Múltiples procesadores (núcleos/cores) en un único chip

Chapter 6 <52>

Hebras: Definiciones

- **Proceso:** programa que se ejecuta en un computador
 - Múltiples procesos pueden ser ejecutados a la vez: e.g., navegar en la Web, reproducir una canción, escribir un informe
- **Hebra/Thread:** parte de un programa
 - Cada proceso tiene múltiples hebras: e.g., un procesador de palabras podría tener hebras para controlar el tipeo, el chequeo ortográfico, la impresión

Hebras en un Procesador Convencional

- Una hebra se ejecuta solo una vez
- Cuando una hebra se detiene (por ejemplo, esperando memoria):
 - Se almacena el estado arquitectural de la hebra
 - El estado arquitectura de la hebra en espera se carga en el procesador y esta vuelve a ser ejecutada
 - A esto se le llama **cambio de contexto /context switching**
- Al usuario le pareciera que todas las hebras se estuvieran ejecutando simultáneamente

Multiprocesadores

- Hay múltiples procesadores (núcleos/cores) que posee un método de comunicación entre ellos
- Tipos:
 - **Homogéneos:** múltiples núcleos con memoria compartida
 - **Heterogéneos:** núcleos separados para diferentes tareas (por ejemplo, DSP y CPU en un teléfono celular)
 - **Clusters:** cada núcleo tiene su propio sistema de memoria

Chapter 6 <55>

Otros recursos

- Patterson & Hennessy's: *Computer Architecture: A Quantitative Approach*
- Conferencias:
 - www.cs.wisc.edu/~arch/www/
 - ISCA (International Symposium on Computer Architecture)
 - HPCA (International Symposium on High Performance Computer Architecture)

Chapter 6 <56>