1η Εργαστηριακή Άσκηση

Ψηφιακά Συστήματα VLSI

Παναγιώτης Γερασιμόπουλος 03115208
personal@devcol.com

Ακαδημαϊκό Έτος 2025-2026

Contents

1. Μέρος Α 1
   1.1. Decoder 3-8 1
      1.1.1. Implementation 1
         1.1.1.1. Dataflow 1
         1.1.1.2. Behavioral 2
      1.1.2. Testbench 2
   1.2. Καταχωρητής Ολίσθησης 3
      1.2.1. Implementation 3
      1.2.2. Test Bench 4

1. Μέρος Α

1.1. Decoder 3-8

Ο αποκωδικοποιητής 3 σε 8 είναι ένα συνδυαστικό κύκλωμα που για κάθε συνδυασμό των εισόδων του ενεργοποιεί μόνο μία από τις εξόδους.



Figure 2: RTL

1.1.1. Implementation

Ο πίνακας αληθείας του αποκωδικοποιητή φαίνεται από τις γραμμές 16-23 του κωδικά για το behavioral.

1.1.1.1. Dataflow

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Decoder3x8 is
 port (
   I : in  std_logic_vector(2 downto 0);
   O : out std_logic_vector(7 downto 0));
end entity;

architecture Dataflow of Decoder3x8 is
begin
  with I select O <=
  "00000001"      when "000",
  "00000010"      when "001",
  "00000100"      when "010",
  "00001000"      when "011",
  "00010000"      when "100",
  "00100000"      when "101",
  "01000000"      when "110",
  "10000000"      when "111",
  (others => '-') when others;
end Dataflow;
```

,

1.1.1.2. Behavioral

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Decoder3x8 is
 port (
   I : in  std_logic_vector(2 downto 0);
   O : out std_logic_vector(7 downto 0));
end entity;

architecture Behavioral of Decoder3x8 is
begin
  process(I)
  begin
    case I is
      when "000"  => O <= "00000001";
      when "001"  => O <= "00000010";
      when "010"  => O <= "00000100";
      when "011"  => O <= "00001000";
      when "100"  => O <= "00010000";
      when "101"  => O <= "00100000";
      when "110"  => O <= "01000000";
      when "111"  => O <= "10000000";
      when others => O <= (others => '-');
    end case;
  end process;
end Behavioral;

,
```

1.1.2. Testbench

Το κύκλωμα έχει πολύ λίγες πιθανές εισόδους και δεν έχει state οπότε μπορούμε εύκολα να σχεδιάσουμε εξαντλητικά test bench όπως φαίνεται παρακάτω.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity Bench is
end entity;

architecture Behavioral of Bench is
  component Decoder3x8 is
  port (
    I   : in  std_logic_vector(2 downto 0);
    O   : out std_logic_vector(7 downto 0)
  );
  end component;
signal I: std_logic_vector(2 downto 0);
signal O: std_logic_vector(7 downto 0);

begin
  uut: Decoder3x8 port map (I => I, O => O);
```

```
  process begin

    for j in 0 to 7 loop
      I <= std_logic_vector(to_unsigned(j, 3));
      wait for 10 ns;
      end loop;
    wait;

  end process;
end architecture;
```

,



Figure 3: Test Bench

1.2. Καταχωρητής Ολίσθησης

Ο καταχτητής ολίσθησης είναι σύγχρονο κύκλωμα που δέχεται μια παράλληλη είσοδο των 4bit μέσω του I και μια συριακή μέσω του SerIn. Τα σήματα έλεγχου του είναι το reset που τον επαναφέρει στο 0 ασύγχρονα, το load που ελέγχει την παράλληλη είσοδο, το enable που ελέγχει την σειριακή λειτουργία του κυκλώματος και το slide bit που ελέγχει την κατεύθυνση της ολίσθησης.

1.2.1. Implementation

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
  Port(
    Clk, Reset, Load, Enable, SerIn, SlideDir: in std_logic;
    I : in std_logic_vector(3 downto 0);
    O : out std_logic
  );
end entity;

architecture zzz of ShiftRegister is
  signal DataReg: std_logic_vector(3 downto 0);
begin

  if SlideDir = '1' then
    O <= DataReg(0);
  else
    O <= DataReg(3);
```

```
  end if;

  edge:process(Clk, Reset) begin
    if Reset = '1' then
      DataReg <= (others => '0');
    elsif rising_edge(Clk) then
      if Load = '1' then
        DataReg <= I;
      elsif Enable = '1' and SlideDir = '1' then
        DataReg <= SerIn & DataReg(3 downto 1);
      else
        DataReg <= DataReg(2 downto 0) & SerIn ;
      end if;
    end if;
  end process;

end zzz

,
```

1.2.2. Test Bench

Φορτώνουμε τον αριθμό 1010 και κάνουμε αριστερό slide για 2 cycles ενώ φορτώνουμε δυο 0 μέσω του SerIn και μετά κάνουμε δυο cycles slide δεξιά. Οι αναμενόμενες τιμές του ouput είναι 10 κατά το αριστερό slide και 00 για το δεξί (θα διαβάσουμε τα μηδέν που προσθέσαμε μέσω του serial input).

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Tb is
end entity;

architecture zzz of Tb is

  component ShiftRegister
   Port(
     Clk, Reset, Load, Enable, SerIn, SlideDir: in std_logic;
     I: in std_logic_vector(3 downto 0);
     O: out std_logic
    );
  end component;

  signal Clk:       std_logic := '0';
  signal Load:      std_logic;
  signal Reset:     std_logic;
  signal Enable:    std_logic;
  signal SlideDir:  std_logic;
  signal SerIn:     std_logic;
  signal I:         std_logic_vector(3 downto 0);
  signal O:         std_logic;

  constant CLOCK_PERIOD : time := 10 ns;
```

```
  begin
    Dut: main port map (
      Clk       => Clk,
      Load      => Load,
      Reset     => Reset,
      Enable    => Enable,
      SlideDir  => SlideDir,
      SerIn     => SerIn,
      I         => I,
      O         => O
    );

    Clk <= not Clk after CLOCK_PERIOD / 2;

    Test: process begin
      Load <= '1';
      Reset <= '0';
      Enable <= '1';
      SlideDir <= '0';
      SerIn <= '0';
      I <= "1010";

    wait until falling_edge(Clk);
    Load <= '0';

    wait until falling_edge(Clk);
    wait until falling_edge(Clk);
    SerIn <= '1';
    SlideDir <='1';

    wait until falling_edge(Clk);
    wait until falling_edge(Clk);
    Reset<='1';

    wait;
  end process;

end architecture;

,
```