



4η Εργαστηριακή Άσκηση

Ψηφιακά Συστήματα VLSI

Παναγιώτης Γερασιμόπουλος 03115208
personal@devcol.com

1. FIR

Έγινε μια μικρή αλλαγή στο Control Unit του φίλτρου για να μπορεί να υποστηρίξει stall οποιασδήποτε διάρκειας στο ValidIn. Ακόμα δεν υποστηρίζει να έρθει είσοδος πιο νωρίς αλλά μπορεί να αργήσει περισσότερο από 7 κύκλους χωρίς πρόβλημα.

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.std_logic_unsigned.all;
4
5 entity CU is
6   Port(
7     Clk, Reset, ValidIn      : in std_logic;
8     ValidOut, RomEnable, RamEnable : out std_logic;
9     RamWEnable, MacEnable, MacInit : out std_logic;
10    RamAddress, RomAddress     : out std_logic_vector(2 downto 0)
11  );
12 end entity;
13
14 architecture Behavioral of CU is
15   signal Counter : std_logic_vector(2 downto 0) := (others => '0');
16   -- NOTE(acol): Added busy flag
17   signal Busy : std_logic := '0'
18 begin
19   process(Clk, Reset) begin
20     if Reset = '1' then
21       Counter    <= (others => '0');
22       ValidOut    <= '0';
23       RamEnable   <= '0';
24       RamWEnable  <= '0';
25       MacEnable   <= '0';
26       MacInit     <= '0';
27
28     elsif rising_edge(Clk) then
29       RomEnable   <= '1';
30       RamEnable   <= '1';
31       MacEnable   <= '1';
32       MacInit     <= '0';
33       ValidOut    <= '0';
34       RamWEnable  <= '0';
35
36       -- NOTE(acol): Only send ValidOut if last 8 cycles where after a new input
37       if Counter = "111" and Busy = '1' then
38         ValidOut <= '1';
39         Busy     <= '0';
40       end if;
41
42       -- NOTE(acol): Busy = 1 after useful input
43       if ValidIn = '1' then
44         RamWEnable <= '1';
45         MacInit    <= '1';
46         Counter    <= "000";
47         Busy       <= '1';
48
49       -- NOTE(acol): Dont count if not calculating something,
50       --               not needed but maybe less energy use?
51       elsif Busy = '1' then
52         Counter <= Counter + 1;
53       end if;
54     end if;
55   end process;
56   RamAddress <= Counter;
57   RomAddress <= Counter;
58
59 end architecture;
60
```