Computer Organization & Design实验与课程设计

Lab01-2 有限状态机

赵莎

College of Computer Science and Technology Zhejiang University szhao@zju.edu.cn 2024

Course Outline

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

实验目的

- 1. 复习有限状态机的基本概念
- 2. 掌握有限状态机的两种模型
- 3. 设计有限状态机解决实际问题

实验环境

- □实验设备
 - 1. 计算机(Intel Core i5以上,4GB内存以上)系统
 - 2. NEXYS A7开发板
 - 3. Xilinx VIVADO2017.4及以上开发工具
- □材料

无

实验目标及任务

- ■目标:熟悉有限状态机的基本原理,掌握moore和mealy两种类型状态机,设计并实现状态机解决实际问题
- ■任务:设计有限状态机完成序列检测器并测试

■状态机原理介绍

状态机基本概念


- 状态机(State Machine)
- 有限状态机(Finite State Machine,简称FSM)在有限个状态 之间按一定规律转换的时序电路。
- 有限状态机通常是由寄存器组和组合逻辑组成时序电路,根据当前状态和输入信号可以控制下一个状态的跳转,有限状态机在电路中通常是作为控制模块,作为整个电路模块的核心而存在。

状态机基本概念

■ 它主要包括两大类:Mealy型状态机和Moore型状态机。


■ Mealy型状态机:其组合逻辑的输出不仅与当前状态有关,还与输

入有关。




时钟信号 clk

■ Moore型状态机: 其组合逻辑的输出只与当前的状态有关。



状态机基本概念



- 状态寄存器由一组触发器组成,用来记忆状态机当前所处的状态 ,状态的改变只发生在时钟的跳变沿。
- 状态是否改变、如何改变,取决于组合逻辑F的输出,F是当前状态和输入信号的函数。
- 状态机的输出是由输出组合逻辑G提供的,G也是当前状态和输入信号的函数。。

状态机设计方法

■ 一段式描述(即状态跳转与输出信号都在同一个always块里面进行描述)

- 二段式描述(即将输出信号,与状态跳转分开描述,便于设计代码管理)
- 三段式描述(即将输出信号,与状态跳转分开描述,并且状态跳转 用组合逻辑来控制)

状态机设计步骤

■ 系统架构和接口定义:

接口	接口定义	
clk	系统时钟	
rst_n	系统复位	
X	序列输入	
Υ	检测输出	

■ 状态定义和编码:


- 状态机的编码方式主要包括:二进制码(Binary),格雷码(gray),独热码(one hot)
- 格雷码相对于二进制码而言,在状态跳转的时候,只有单比特翻转,它的功耗相对比较低。独热码相对于格雷码或者二进制码而言,它增加了两个寄存器来表示状态,但是它会更节省组合逻辑电路,因为它在比较状态的时候,只需要比较一个比特位,那么其电路的速度和可靠性就会增加。

四个状态的编码方式表

	二进制	格雷码	独热码
S0	00	00	0001
S1	01	01	0010
S2	10	11	0100
S3	11	10	1000

状态机设计步骤

■ 状态转换图:




■ RTL实现: 通过HDL语言将状态转换图进行描述实现设计

■ 任务:设计状态机解决序列检测的问题(采用 三段式)

状态机设计 -----序列检测器

- 设计要求: 用状态机设计序列检测器(1110010)
- 设计功能:设计一个序列检测器,检测的序列为"1110010"; 当输入信号X依次为"1110010"时,输出信号Y输出一个高电平 ,否则输出信号Y为低电平。
- **时序图:** 序列检测器是一种同步时序电路,它用于搜索,检测输入的二进制代码串中是否出现指定的代码序列,1110010序列检测原理图如下:



□接口定义

```
module seq(
   clk,
   reset,
     //序列输入
   in,
   out
input clk;
input reset;
input in;
output out;
```

//系统时钟 //系统复位 //检测结果输出

□状态定义和编码

□第一段 ■状态跳转(时序逻辑)

```
//first segment:state transfer
always @(posedge clk or negedge reset)
    begin
    if(!reset)
        curr_state <= S0;
    else
        curr_state <= hext_state;
end</pre>
```

敏感列表: 时钟信号以及复位信号边沿的组合

使用非阻塞赋值

□第二段

下个状态判断(组合逻辑)

```
//second segment:transfer condition
always @(curr state or in)
                           //@(*)
   begin
       case(curr state)
                                                    敏感信号表:
           S0: begin
               if(in == 0) next state = S0;
                                                    所有的右边表达式
               else
                          next state = S1;
              end
                                                    中的变量以及if、
           S1: begin
                                                    case条件中的变量
               if(in == 0) next state = S0;
             end
           S2: begin
               if(in == 0) next state = S0;
               else
                          next state = S3;
             end
                                                      使用阻塞赋值
           S3: begin
               if(in == 0) next state = S4;
               else
                          next state = S3;
              end
           S4: begin
               if(in == 0) next state = S5;
               else
                          next state = S1;
             end
           S5: begin
               if(in == 0) next state = S0;
               else
                          next state = S6;
             end
           S6: begin
               if(in == 0) next state = $7:
               else
                          next state = S2;
                                                     If/else要配对以
             end
                                                    避免latch的产生
           S7: begin
               if(in == 0) next state = S0;
               else
              end
           default:
                          next state = S0;
        endcase
    end
```

18

□第三段 结果输出(组合逻辑)

```
//three segment: state output
//moore type fsm
assign out = (curr_state == S7)?1:0;
```


□三段式

```
module seq(
    reset,
input clk;
input reset;
input in;
output out;
//define state
parameter [2:0] S0 = 3'b000,
                 S1 = 3'b001,
                 s2 = 3'b010,
                 s3 = 3'b011,
                 S4 = 3'b100,
                 S5 = 3'b101,
                 s6 = 3'b110;
                 S7 = 3'b111;
//internal variable
req [2:0] curr state;
req [2:0] next state;
wire out;
//first segment:state transfer
always @(posedge clk or negedge reset)
    begin
        if(!reset)
        else
             curr state <= next state;</pre>
```

```
second segment:transfer condition
always @(curr state or in) //@(*)
    begin
        case(curr state)
            S0: begin
                 if(in == 0) next state = S0;
                 else
               end
            S1: begin
                 if(in == 0) next state = S0;
                 else
                             next state = S2;
               end
            S2: begin
                 if(in == 0) next state = S0;
                 else
                             next state = S3;
               end
            S3: begin
                 if(in == 0) next state = S4;
                 else
                             next state = S3;
               end
            S4: begin
                 if(in == 0) next state = S5;
                             next state = S1;
               end
            S5: begin
                 if(in == 0) next state = S0;
                 else
               end
            S6: begin
                 if(in == 0) next state = S7;
                 else
                             next state = S2;
               end
            S7: begin
                 if(in == 0) next state = S0;
                 else
               end
            default:
         endcase
```

```
//three segment: state output
//moore type fsm
assign out = (curr_state == S7)?1:0;
endmodule
```

- □ 三段式可以在组合逻辑后再增加一级寄存器来实现时序逻辑输出:
 - 1、可以有效地滤去组合逻辑输出的毛刺;
 - 2、可以有效地进行时序计算与约束;
 - 3、另外对于总线形式的输出信号来说,容易使总线数据对齐,从而减小总线数据间的偏移,减小接收端数据采样出错的频率。



时钟信号 clk

□ 测试文件

```
module tb_seq();
                                 //011100101
          reg clk;
                                 initial begin
          reg reset;
                                     in = 0;
          reg in;
                                 #30 in = 1;
          wire out;
                                 #40 in = 1;
                                 #40 in = 1;
always #20 clk = ^{\sim}clk;
                                                          seq seq_u1(
                                 #40 in = 0;
                                                          .clk (clk ),
                                 #40 in = 0;
initial begin
                                                          .reset(reset),
                                 #40 in = 1;
clk = 0;
                                                          .in (in ),
                                 #40in = 0;
reset = 0;
                                                          .out (out )
                                 #40 in = 1;
#20 reset = 1;
                                                                    );
                                 #40 $finish;
end
                                                          endmodule
                                 end
```

□ 仿真波形

