### Computer Organization & Design实验与课程设计

# Lab04-0 集成CPU核 -IP核设计CPU/IP2CPU

#### 赵莎

College of Computer Science and Technology Zhejiang University szhao@zju.edu.cn 2024

### **Course Outline**

- 一、实验目的
- 二、实验环境
- 三、实验目标及任务

# 实验目的

- 1. 复习寄存器传输控制技术
- 2. 掌握CPU的核心组成: 数据通路与控制器
- 3. 设计数据通路的功能部件
- 4. 进一步了解计算机系统的基本结构
- 5. 熟练掌握IP核的使用方法

## 实验环境

- □实验设备
  - 1. 计算机(Intel Core i5以上,4GB内存以上)系统
  - 2. NEXYS A7开发板
  - 3. Xilinx VIVADO2017.4及以上开发工具
- □材料

无


# 实验目标及任务

- ■目标:熟悉SOC系统的原理,掌握IP核集成设计 CPU的方法
- 任务: 利用数据通路和控制器两个IP核集成设计CPU(根据原理图采用RTL代码方式)

■任务:利用数据通路和控制器两个IP核集成设计CPU

### **Computer Organization**


#### **□** Decomposability of computer systems



#### Digital circuits vs CPU organization

#### **□** Digital circuit

General circuits that controls logical event with logical gates Hardware



#### **□** Computer organization

Special circuits that processes logical action with instructions
 Software

## CPU部件之1-数据通路: Data\_path

### □ Data\_path


- CPU主要部件之一
- 寄存器传输控制对象: 通用数据通路

### □基本功能

- ■具有通用计算功能的算术逻辑部件
- ■具有通用目的寄存器
- ■具有通用计数所需的尽可能的路径

### □本实验用IP 软核- Data\_path

- 核调用模块Data\_path.veo
- 核接口信号模块(空文档): Data\_path.v




# 数据通路空模块- Data\_path.v

```
//时钟
            Data_path(input clk,
module
                                                //复位
                        input rst,
                        input[31:0]inst_field, //指令数据域[31:7]
                        input ALUSrc_B,
                        input [1:0]MemtoReg,
                        input [1:0] ImmSel,
                        input Jump,
                        input Branch,
                        input RegWrite,
                        input[31:0]Data_in,
                        input[2:0]ALU_Control,
                        output[31:0]ALU out,
                        output[31:0]Data_out,
                        output[31:0]PC_out
                        );
```

endmodule

### CPU部件之2-控制器: SCPU\_ctrl

- □ SCPU\_ctrl
  - CPU主要部件之一
  - 寄存器传输控制技术中的运算和通路控制器:
- □基本功能
  - ■指令译码
  - ■产生操作控制信号: ALU运算控制
  - ■产生指令所需的路径选择
- □本实验用IP 软核- SCPU\_ctrl
  - 核调用模块SCPU\_ctrl.veo
  - 核接口信号模块(空文档): SCPU\_ctrl.v



## 控制器接口文档-SCPU\_ctrl.v

```
module
           SCPU_ctrl(input[4:0]OPcode, //Opcode—inst[6:2]
                    input[2:0]Fun3, //Function-inst[14:12]
                    input Fun7, //Function-inst[30]
                    input MIO_ready, //CPU Wait
                    output reg [1:0] ImmSel //立即数选择
                    output reg ALUSrc_B,
                    output reg [1:0] MemtoReg,
                    output reg Jump,
                    output reg Branch,
                    output reg RegWrite,
                    output reg MemRW,
                    output reg [2:0]ALU_Control,
                    output reg CPU_MIO
                    );
```


endmodule

# RTL集成设计实现CPU


### 设计工程: OExp04-IP2CPU

#### ◎ 分解CPU为二个IP核


- € 用二个IP核构建CPU
- € 顶层工程名称延用OExp04-IP2CPU
  - ⊙ 顶层模块名: SCPU.v



### 添加二个核的封装文件到当前工程IP库目录:



# 逻辑原理图



### 用RTL代码描述CPU设计 SCPU.V

□利用verilog描述,在SCPU. v顶层进行模块调用和连接

```
module SCPU(
      input wire clk,
                                                    SCPU_ctrl U1(
      input wire rst,
                                                                                 (inst_in[6:2] ),
                                                                    . OPcode
      input wire MIO_ready,
                                                                                 (inst in[14:12]),
                                                                    . Fun3
      input wire[31:0] inst in,
                                                                                 (inst_in[30]
                                                                    . Fun7
      input wire[31:0] Data in,
                                                                    .MIO ready
                                                                                 (MIO readv
                                                                    .ImmSe1
                                                                                 (ImmSel
      output wire CPU MIO,
                                                                    .ALUSrc B
                                                                                 (ALUSrc B
      output wire MemRW.
                                                                                 (MemtoReg
                                                                    .MemtoReg
      output wire[31:0] PC out,
                                                                    . Tump
                                                                                 (Tump
      output wire[31:0] Data out.
                                                                    . Branch
                                                                                 (Branch
      output wire[31:0] Addr_out
                                                                    .RegWrite
                                                                                 (RegWrite
                                                                    . MemRW
                                                                                 (MemRW
                                                                    . ALU Control (ALU Control
                                                                    .CPU MIO
                                                                                  (CPU MIO
```

### CPU集成设计后的层次关系

