COMPTE RENDU TP1 : Circuits logiques

Nom et prenom : Nour yahyaoui
Classe : LSI-1
Outil : Multisim


Objectifs du TP :

L'objectif de ce TP est de se familiariser avec Multisim et d'etudier les portes logiques (AND, OR, NAND, NOR, XOR). On doit verifier leurs tables de verite en manipulant les interrupteurs A et B et la lampe de sortie. Aussi representer la porte XOR avec des portes elementaires, avec 4 portes NAND et avec des NOR.

Manipulations realisees dans Multisim :

On a place les composants de la figure 1 depuis la barre Parts Bin, puis on les a renommes et pivoter comme la figure 3. Ensuite on a cabler les composants comme la figure 4. On a fermer et ouvrir les interrupteurs A et B pour relever la table de verite de la porte indiquee. On a changer la couleur du cable VCC-B en rouge. On a inserer la porte AND sur un cable (figure 5). On a remplacer la porte XOR par les portes AND, OR, NAND et NOR et on a verifier leurs tables. On a remplacer la XOR par des portes elementaires (NOT, AND, OR) selon F = A' B + A B'. On a remplacer la XOR par le circuit de la figure 6 (4 NAND) et comparer la table. Enfin on a exprimer la XOR avec des NOR et schematiser le circuit.

Montage de la porte XOR dans Multisim (A=1 et B=0) :



Tables de verite :

0 = lampe eteinte, 1 = lampe allumee.

A	B	XOR
0	0	0
0	1	1
1	0	1
1	1	0

A	B	AND
0	0	0
0	1	0
1	0	0
1	1	1


A	B	OR
0	0	0
0	1	1
1	0	1
1	1	1

A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

Etape 8 : XOR par portes elementaires (F = A' B + A B') :


A	B	A'	B'	A'B	AB'	F
0	0	1	1	0	0	0
0	1	1	0	1	0	1
1	0	0	1	0	1	1
1	1	0	0	0	0	0



Etape 9 : XOR par 4 portes NAND :

N1 = A NAND B, N2 = A NAND N1, N3 = B NAND N1, S = N2 NAND N3

A	B	N1	N2	N3	S
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	0



Etape 10 : Expression logique du circuit a 4 NAND et demonstration :

On cherche l'expression logique de chaque porte NAND du circuit de la figure 6 pour montrer algebriquement qu'elle est egale a celle de la porte XOR :

- **NAND 1 = (A . B)' = A' + B'**
- **NAND 2 = (A . (A' + B'))' = (A . B')' = A' + B**
- **NAND 3 = (B . (A' + B'))' = (B . A')' = B' + A**
- **NAND 4 = (NAND 2 . NAND 3)'**
  = ((A' + B) . (B' + A))'
  = (A' + B)' + (B' + A)'
  = (A . B') + (B . A') = A XOR B

Les deux circuits donnent donc exactement le meme resultat logique F = (A . B') + (B . A') pour toutes les combinaisons des entrees A et B.

Etape 11 : Expression de la porte XOR avec des operateurs NOR :


On part de l'expression de la fonction XOR et on applique la double negation et les lois de De Morgan pour l'exprimer uniquement avec l'operateur NOR :

F = (A . B') + (B . A')
= ((A' + B)' + (B' + A)')
= ((A' + B) . (B' + A))'
= (A' . B' + A' . A + B . B' + B . A)' (avec A'.A = 0 et B.B' = 0)
= ((A' . B') + (B . A))'
= ((A + B)' + (B' + A')')'
= ((A + B)' + ((A + A)' + (B + B)')')'
= ((A NOR B) NOR ((A NOR A) NOR (B NOR B)))'

Table de verite du circuit XOR avec les portes NOR (S1, S2, S3, S4, S5) :

A	B	S1	S2	S3	S4	S5
0	0	1	1	1	0	0
0	1	0	1	0	0	1
1	0	0	0	1	0	1
1	1	0	0	0	1	0

Schema du circuit XOR avec des portes NOR dans Multisim :



Resultats obtenus et Conclusion :

Les tables relevees dans Multisim correspondent bien aux tables theoriques. Ce TP nous a permis de verifier le fonctionnement des portes logiques et de montrer algebriquement et par simulation que la porte XOR peut etre realisee de plusieurs facons (portes elementaires, 4 portes NAND ou portes NOR). Les resultats obtenus sont conformes a la theorie.