Отчет по логическому синтезу и временному анализу

Проектирование PWM-генератора на базе технологии Sky130

Новикова Полина

15 мая 2026 г.

1 Введение

В работе рассматривается процесс логического синтеза цифровых модулей (2-битный компаратор и 8-битный ШИМ-генератор) с использованием открытого инструментария Yosys и OpenSTA. Целью является преобразование RTL-описания в технологический нетлист с использованием библиотеки Sky130.

2 Настройка рабочего окружения

Вместо использования стандартных средств виртуализации Hyper-V, была развернута инфраструктура на базе **WSL2** и **Docker**.

3 Процесс логического синтеза

Синтез выполнялся в среде **Yosys**. Основной упор был сделан на корректное отображение высокоуровневых конструкций в специфические ячейки библиотеки.

```
read_verilog pwm_generator.v
proc; opt; techmap; opt;
#
dfflibmap -liberty sky130_fd_sc_hd__ff_n40C_1v65.lib
#                                          ABC
abc -liberty sky130_fd_sc_hd__ff_n40C_1v65.lib -D 5 -constr constraints.sdc
```

Листинг 1: Основные команды синтеза

4 Результаты анализа

4.1 Площадь и компоненты

Для модуля `pwm_generator` были получены следующие метрики:

- **Всего ячеек**: 46.
- **Триггеры (DFF)**: 9 ячеек типа `sky130_fd_sc_hd__dfrtp_1`.
- **Логика**: Использованы комбинационные элементы `maj3`, `nand4`, `xnor2`, `inv_1` и другие.

4.2 Временной анализ

Для решения проблем со встроенным анализатором Yosys был использован внешний инструмент **OpenSTA**. Анализ проводился для тактового сигнала с частотой 100 МГц (период 10 нс).

```
Startpoint: _74_ (D-FF)
Endpoint: _80_ (D-FF)
Data Arrival Time: 0.87 ns
Data Required Time: 9.89 ns
-------------------------------------------------------
Slack (MET): 9.02 ns
```

Листинг 2: Результат OpenSTA

В ходе работы был успешно реализован маршрут логического синтеза. Анализ показал наличие значительного временного запаса ($Slack = 9.02$ нс), что позволяет увеличить рабочую частоту устройства. Сгенерированный нетлист готов к этапу физического размещения и трассировки.

5 Синтез 32-битного RISC-V процессора

Для демонстрации масштабируемости маршрута проектирования был выполнен логический синтез процессорного ядра RISC-V SCR1.

5.1 Подготовка исходного кода (SystemVerilog)

Исходный код ядра написан на SystemVerilog и содержит сложные структуры и интерфейсы, которые не поддерживаются встроенным парсером Verilog инструмента Yosys. Для решения этой проблемы была применена утилита **sv2v**, с помощью которой исходники ядра были преобразованы в единый файл стандарта Verilog.

```
sv2v -I./scr1/src/includes $(find ./scr1/src/core ./scr1/src/top -type f -
    name "*.sv") > scr1_flattened.v
```

Листинг 3: Конвертация SystemVerilog в Verilog

5.2 Особенности синтеза и Clock Gating

В процессе синтеза была выявлена проблема с модулем управления тактовым сигналом (`scr1_cg`). Инструмент маппинга триггеров Yosys не смог сопоставить защелки, используемые для Clock Gating, с библиотекой Sky130, что приводило к синтаксическим ошибкам на этапе STA (остаточные переменные `reg`).

Для проведения статического временного анализа был применен такой подход: модуль `scr1_cg` был удален из иерархии и заменен заглушкой, напрямую передающей тактовый сигнал.

```
read_verilog scr1_flattened.v
delete scr1_cg
read_verilog cg_bypass.v
synth -top scr1_core_top
```

Листинг 4: Замена модуля в памяти Yosys

5.3 Результаты временного анализа (STA)

К процессору были применены временные ограничения для работы на частоте 50 МГц (период 20 нс). Анализ в OpenSTA выявил следующий критический путь:

```
Startpoint: i_pipe_top/i_pipe_ifu/... (D-FF)
Endpoint: i_pipe_top/i_pipe_ifu/... (D-FF)
Data Arrival Time: 32.26 ns
Data Required Time: 19.92 ns
-------------------------------------------------------
Slack (VIOLATED): -12.34 ns
```

Листинг 5: Критический путь ядра SCR1

Критический путь проходит через блоки выборки инструкций, декодер и арифметико-логическое устройство. Задержка сигнала составила 32.26 нс. Отрицательный запас времени ($Slack$ = -12.34 нс) указывает на невозможность работы неоптимизированного дизайна на частоте 50 МГц.

Расчетная максимальная рабочая частота данного ядра при базовом синтезе на библиотеке Sky130 составляет около **31 МГц** (1/32.3 нс). Для достижения более высоких частот требуется этап физической оптимизации.