

Fig 3.1 Logic diagram for half adder.

Fig 3.2 Test vector for half adder.




Fig 3.3 Logic diagram for full adder.

# T€	est	7	Jector	
Cin	A	В	Cout	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Fig 3.4 Test vector for full adder.






Fig 3.5 Two-bit adder.


```
# Test vector for two-bit adder
A1 A0 B1 B0
               Cout S1 S0
0
   0
       0
           0
                 0
                         0
0
   0
          1
                 0
                         1
0
          1
                 0
                     1 1
0
   1
       0
                 0
                         1
0
   1
       0
           1
                 0
                      1
0
   1
       1
                     1
                         1
0
   1
           1
1
                         0
1
       0
          1
                 0
                         1
1
   0
          0
                 1
                    0
                         0
1
          1
                 1
                         1
1
   1 0
          1
                 1
                         0
1
                 1
                      0
                         1
1
   1
           1
                 1
                         0
```

Fig 3.6 Test vector for two-bit adder.







74LS08 | 2-Input AND Gate IC




74LS32 | 2-Input OR Gate IC



74LS00 | 2-Input NAND Gate IC



** 74LS02 | 2-Input NOR Gate IC **




74LS04 | NOT Gate IC

74LS86 | 2-Input XOR Gate IC








AND GATE

Inj	put		Out	put	
a	b	у	у	у	У
		(pin 3)	(pin 6)	(pin 8)	(pin 11)
0	0	0	0	0	0
0	1	0	0	0	0
1	0	0	0	0	0
1	1	1	1	1	1


OR GATE



	_				
In	put		Out	put	
a	b	у	у	У	У
		(pin 3)	(pin 6)	(pin 8)	(pin 11)
0	0	O	0	0	0
0	1	1	1	1	1
1	1 0		1	1	1
1	1 1		1	1	1


74LS00 a b VCC 14 13 12 11 10 9 8


NAND	6ATE				
lnį	out		Out	put	
a	Ф	у	у	У	У
		(pin 3)	(pin 6)	(pin 8)	(pin 11)
0	0	1	1	1	1
0	1	1	1	1	1
1	0	1	1	1	1
1	1	0	0	0	0



XUK	GATE				
Inj	out		Out	put	
a	b	У	У	У	У
		(pin 3)	(pin 6)	(pin 8)	(pin 11)
0	0	0	0	0	0
0	1	1	1	1	1
1	0	1	1	1	1
1	1	Ø	0	0	0

74LS04






NOT GATE


Input			Out	put		
a	у	у	у	у	у	у
	(pin 2)	(pin 4)	(pin 6)	(pin 8)	(pin 10)	(pin 12)
0	1	1	1	1	1	1
1	0	O	d	0	O	0

NOR GATE



	put		Out	put	
a	b	у	у	у	У
		(pin 1)	(pin 4)	(pin 10)	(pin 13)
0 0		1	1	1	1
0	1	0	0	0	0
1	0	0	0	0	0
1	1	d	0	0	0

HALF ADDER



74LS86 & 74LS**2**

Inp	out	Out	put
a	b	×	У
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

XOR GATE & AND GATE

86 86 08 32

Specify all IC No. used for the circuit


74LS86, 74LS08, 74LS32

XOR GATE, AND GATE, OR GATE

FULL ADDED

	Input	HUP	Outp	out
a	b	С	×	у
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	O	1
1	1	0	0	1
1	1	1	1	1


74LS148 8-to-3 Encoder



FUNCTION TABLE


			IN	PUT	S					0	UTPL	JTS	
EI	0	1	2	3	4	5	7	A2	A1	A0	GS	EO	
Н	X	X	Х	X	X	X	X	Х	Н	Н	Н	Н	Н
L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L
L	X	X	X	X	X	X	X	L	L	L	L	L	Н
L	X	X	X	X	X	X	L	Н	L	L	Н	L	Н
L	X	X	X	X	X	L	H	Н	L	Н	L	L	Н
L	X	X	X	X	L	Н	Н	Н	L	Н	Н	L	Н
L	X	X	X	L	Н	Н	Н	Н	Н	L	L	L	Н
L	X	X	L	Н	Н	Н	Н	Н	Н	L	Н	L	Н
L	X	L	Н	Н	Н	Н	Н	Н	Н	Н	L	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н

74LS138 3-to-8 Decoder



DM74LS138

	Inputs								nute.	0-			
	Enable	S	ele	ct			,	Outputs					
G1	G2 (Note 1)	С	В	Α	YO	Y1	Y2	Y3	Y4	Y5	Y6	Y7	
X	Н	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	
L	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н	
Н	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н	
Н	L	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	
Н	L	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н	
Н	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н	
Н	L	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н	
Н	L	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н	
Н	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н	
Н	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	






Fig 1 Encoder/Decoder Circuit

			Ence	oder				E	ncode	er	7SEG		Adder/Dec			7SEG	SEG Decoder							
			Inp	out				Output			Left		Output/Input Right Output											
0	1	2	3	4	5	6	7	A2	A1	A0		S4/ OVF	S3/C	S2/B	S1/A		Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
Х	х	×	х	Х	х	×	0	0	0	0	7	1	0	0	0	Ξ	0	1	٦	1	1	1	1	1
Х	х	×	х	X	Х	0	1	0	0	1	1	0	1	1	1	7	1	1	1	1	1	1	1	0
×	X	×	×	×	0	1	1	0	1	0	5	0	1	1	0	11	1	1	1	1	1	1	0	1
X	х	х	х	0	1	1	1	0	1	1	1-1	0	1	0	1	5	1	1	1	1	1	0	1	1
Х	х	х	0	1	1	1	1	1	Ø	0	E	0	1	0	0	1	1	1	1	1	0	1	1	1
Х	х	0	1	1	1	1	1	1	0	1	2	0	0	1	1	E	1	1	1	0	1	1	1	1
Х	0	1	1	1	1	1	1	1	1	0	1	0	0	1	0	7	1	1	0	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	17	0	O	0	1	1	1	0	١	1	1	1	1	1