


# モデル検証製品紹介

MathWorks Japan アプリケーションエンジニアリング部 (制御)




### 量産 / 組み込み実装向け製品





### Simulink Requirements™で要件との協調開発を実現します





### Simulink Check™で定量的なモデル評価とデバッグを効率化できます

#### モデルアドバイザー モデル編集時チェック モデルメトリクス ガイドラインに準拠したモデル記述になっていることを モデルのサイズ、複雑さ、可読性を定量化して モデル編集時に潜在的な問題を早期発見できます 確認できます モデルの品質を測定できます メトリクスダッシュボード GUIのモデルチェック 自動修正 サイズ • アーキテクチャ レポート生成 • モデルガイドラインの準拠 • カスタムチェックの追加 ▲ 技術的および既定のステート entry: fail\_state[THROT] = 0 フローチャート内の遷移方向( Stateflow チャートにおける? [Simulink I/O で厳密な型指定]は、以下のチャートでオフに設定されています。 Usage of prohibited block · power window control system verif/act contro 随時、違反を知らせます Do not use blocks prohibited by MAAB or your own guidelines. クローン検出 モデルスライサー Stateflowの動的解析 設計が重複したモデルをライブラリブロックに置換して モデル内の信号依存性解析やその結果に基づく 特定のシミュレーション時間枠内でアクティブとなる 再利用性を向上できます スライスモデルの作成が可能です 状態や遷移を特定できます 元のモデル Simulation data: リファクタリングモデル 元のモデル sf car.slslicex Q-スライスモデル 85 任意の時間内の 影響部位の切り出し 遷移状熊解析 (スライシング) クローン検出 & リファクタリング



## Simulink Coverage™でテストの網羅度を確認できます

モデルカバレッジ測定	コードカバレッジ測定	カバレッジレポート	
入力データに対するモデルと S-Function/MATLAB Functionのカバレッジを測定	SIL/PILモード用のコードカバ レッジを測定	解析、レビュー、ドキュメント用 のレポートを自動生成	
Pwetrl Coverage Report  77(ル色 編集色 表示处 移動図 デバック圏 デスクトック  Nodel Information  Model Version Author Last Saved  ・ Decision ・ Condition ・ MC/DC	Logic block "And"  Software-in-the-Loop (SIL) simulation:  Condition 50% (2/4) MCDC 0% (0/2)	Summary	



### Simulink Design Verifier™でモデルの機能検証の効率化を支援します

設計エラー検出	テストケース自動生成	プロパティ証明(形式検証)	
ゼロ割・オーバーフローなどの設計エラーが含まれて いないかをチェック	ロジックを網羅するテストケースを自動生成	取りうる入力範囲において、検証命題に矛盾がないことを証明	
Simulink Design Verifier Results  Back to summary - Close antipattern 1a/Sum Overflow VALID  Derived Ranges: Outport [-128127]  Derived Ranges: Outport 1[-128127]  Derived Ranges: Outport 1 [-128127]  Derived Ranges: Outport 1 [-128127]	制御モデル    Test Case 1   Test	制御モデル 検証仕様  speed  throttle  sfcar_control  要求仕様  をear  throttle  VerificationSubsystem  検証モデル	
補完テスト生成	要件ベースのテスト生成	Enhanced MC/DC	
未達カバレッジに対して必要なテストケースを追加 生成できます(Excel+)	要件から作成した検査条件を満たすテストケースを 生成できます(Excel)	出力に影響する全入力を特定し、各入力が演算 の下流に直接作用するテストケースを生成できます	
既存のテストケース ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	(0,1) True    1	1 -1 A 0 >= 0 F 127 min G -128 max H 1	



### Simulink Test™ でテスト作業やテスト管理の改善・省力化を図れます

テストハーネス	テストマネージャ	並列・分散テスト	テストシーケンス
モデルやサブシステムにテスト専用モデ ルを作成・関連付けて管理できます	MIL/SIL/PILでテストを自動実行、 合否レポートを作成できます	複数のテストを並列・分散処理で 高速化できます	入力パターンや評価式を状態遷移表 で簡潔に表現できます
親モデルとは独立してテストハーネスに入出力やプラントを追加できます	信号値・時間ずれの評価が可能です	Simulink Test Multicore Parallel Computing Toolbox / MATLAB Parallel Serverが必要です	Test Sequence1  Test Sequence1  Test Sequence1  Separate Sequence Editor  Transition  Tran
Excelテストデータ読込み	マルチリリーステスト	オブザーバ	要求に基づくテスト評価
Excelテンプレートに沿って入出力デー タを記述、簡単に取り込めます	同一モデルを複数バージョンで比較・ 評価できます	面倒な配線無しで信号データを 表示・評価できます	要求を自然言語風テンプレートに沿って記述、その成否を評価します
time Magnitude Angle Parameter: Value: time point.pixels_x AbsTol: 0.001	R20xyZ	thost three three	<ul><li>信号値の上下限・範囲内チェック</li><li>○秒経過したら~する</li></ul>