지금까지의 문제점

- Address traslation은 너무 느림
 - 메모리를 lookup 할려면 데이터를 가져오는 작업 외에 page table을 조회해야하는 비용이 추가되므로 비용이 두배 • multi-level page면 비용이 더더욱 증가
- 한 번 address translation을 빠르게 만들어보자
 - virtual address에서의 fetching을 physical address에서의 fetching 만큼 효율적으로 만들어보자

PFN

PFN

0x1234

0x8800

physical memory

• MMU의 일부임 (메모리 접근시간 vs MMU 접근시간) 자주 쓰이는 virtual address를 physical address 로 변환해서 저장해놓는 하드웨어 캐쉬

TLB (Translation Lookaside Buffer)

- TLB 구조

 보통 fully assoiciative (완전 연관 방식) • 완전 연관 방식? : 캐시의 어떤 entry라도 어떤 주소와도 매핑될 수 있음

• TLB는 하드웨어로 구현됨

- 프로세스는 한 번에 a handful of pages 만큼만 사용 • TLB에 보통 16~256 entries
- 유연성은 높지만 하드웨어 복잡도와 지연이 큼
- latency를 줄이기 위해 set associative일 수도 있음
- entry의 구조
- Valid Tag (VPN) Value (PTE)

• 검색할 때 모든 캐시 entry를 동시에 확인함

- 0x1000 1 Prot 1 0x2400 Prot

Address Translation with TLB

0

logical address	\neg	
CPU p d		
page frame number number		
TLB hit	physical address	
f	address d	

page table

if(CanAccess(TlbEntry.ProtectBit) == True){

• TLB hit 시 바로 사용 (MMU accessed) TLB miss 시 page table 조회 (Memory accessed)

우선 logical address에서 page number를 TLB에 있는지 조회

TLB

TLB miss

2: (Success , TlbEntry) = TLB_Lookup(VPN) if(Success == Ture){ // TLB Hit

TLB Basic Algorithms

offset = VirtualAddress & OFFSET_MASK 5: PhysAddr = (TlbEntry.PFN << SHIFT) | Offset 6:

AccessMemory(PhysAddr)

}else RaiseException(PROTECTION ERROR)

• 비트마스킹으로 VirtualAddress에서 VPN (Virtual page number) 추출

1: VPN = (VirtualAddress & VPN_MASK) >> SHIFT

- 현재 TLB Entry에 accessable한지 체크 (ProtectBit 검사) - 가능하면

- 오프셋과 TLB Entry에서 PFN을 합해서 physical address 계산

- 불가능하면 PROTECTION_ERROR }else{ //TLB Miss 11:

PTE = AccessMemory(PTEAddr)

RetryInstruction()

PTEAddr = PTBR + (VPN * sizeof(PTE))

12: 13:

14:

17: 18:

7:

8:

• 성공 시

VPN으로 TLB 조회

}else{ 15: TLB_Insert(VPN , PTE.PFN , PTE.ProtectBits) 16:

(...)

- Virtual address에서 offset 계산

- physical address에 access

```
19:}
실패 시
   • PTBR(Page table의 시작주소)에 VPN과 PTE의 크기를 조합하여 PTEAddr 계산
   • PTEAddr에 access하여 PTE 얻어내기
   • PTE Entry에 accessable한지 체크
   • 가능하면
      위와 동일
   • 불가능하면
       • TLB에 현재 VPN과 PTE를 삽입
      • 명령어 재시도(TLB에 넣었으므로 TLB hit가 반드시 일어남. 여전히 access가 불가능한 경우 이
```

VPN = 00

VPN = 03

VPN = 04

VPN = 06

VPN = 07

VPN = 08

VPN = 09

VPN = 14 **VPN = 15** a[0]

a[4]

a[8]

a[1]

a[5]

a[9]

Example: Accessing an array

는 TLB hit의 unaccessable 분기점이 처리해줄 거임)

2:

3:

- OFFSET
- VPN = 01 0: int sum = 0; VPN = 02 1: for(i=0; i<10; i++) {

sum+=a[i];

The TLB improves performance

due to spatial locality

3 misses and 7 hits.

Thus TLB hit rate is 70%.

VPN = 11 **VPN = 12 VPN = 13**

배열 a에 데이터 10개가 저장되어있음

• spatial locality 덕분에 나머지는 hit 발생

TLB hit rate는 7:3으로 70퍼센트

TLB miss는 a[0], a[3], a[7]에서 일어날 것임

한 페이지에 데이터 최대 4개 저장 가능하다고 가정

• 하드웨어는 page table이 메모리 어디에 있는지 알아야 함

RISC는 software-managed TLB를 사용

TLB Miss 시 하드웨어가 exception을 raise(trap handler)

TLB Issue: Context Switching

Process A

Process B

Process A

a[6]

- Locality • Temporal Locality : 최근 access된 data or instruction은 다시 access될 가능성이 높다. Spatial Locality : 프로그램이 x를 방문하면 이후 x 근처를 방문할 가능성이 높다. TLB Miss 처리 CISC에서는 하드웨어가 전적으로 TLB miss를 처리

하드웨어가 page table로 가서 frame number를 찾아 주소 변환을 하고 TLB에 update 후 재시도

• OS의 trap handler가 page table을 탐색하고, TLB를 수동으로 갱신한 뒤 instruction을 재실행

Page 0 Page 1 Page 2

Page n

Virtual Memory

Page 0

Page 1

Page 2

Page n

Virtual Memory

Page 0 Page 1 Page 2

Page n

Virtual Memory

Page 0

TLB Table

VPN

10

10

TLB Table

VPN

10

10

Shari

numl

2 3

3

2 1

2

TLB miss

4

PFN

100

170

valid

1

1

prot

rwx

rwx

ASID

1

2

PFN

100

170

Can't Distinguish which entry is

meant for which process

valid

1

1

prot


rwx

rwx

• TLB table에 entry들을 저장해놓음 근데 이 entry들은 누구의 process 것인지 알 수가 없음

Address Space Identifier(ASID) • ASID 필드를 추가하여 process 구분

Page 1 Process B Page 2



ing of pages is as it reduces the	
ber of physical ages in use.	

TLB Replacement Policy

• LRU 방식 (Least Recently Used) - 제일 오래 전에 사용된 entry 퇴출

3 0

- memory-reference stream에서 locality 이용

Reference Row

	Total 11
 reference row : memory를 reference하는 순서 빨강 숫자 (TLB Miss) : 현재 reference 되어 TLB에 update page frame의 빈 부분 : TLB hit 	되는 entry

TLB Performance

- TLB는 사실 여러 성능 문제의 원인임
- 여기서 성능 기준은 hit rate, lookup latency, ... 로 정함 • TLB가 최대한 많은 page를 가르키면 hit가 잘 됨

- 문제를 해결하기 위해선 TLB reach를 늘려야 함 1/3
- Page Frame:

• TLB reach : TLB가 영향을 미치는 영역 Memory management TLBs and Smaller Tables • TLB reach = # TLB entries * Page size

• 자료구조나 알고리즘을 TLB-friendly하게 설계하는 것도 도움이 됨

- 다른 방법은 multi-level TLBs 사용

Paging: Linear Tables

- 현재 page table이 생성되는 방식은 페이지 마다 PTE를 생성해서 표현하는 방식임 (linear page table)
- PTE는 0~11까지 기타 정보, 12~32까지 PFN
- 이 방식대로 한 번 page table size를 구해보자 • 페이지 크기는 4KB로 합의
- 총 32비트, 4바이트
- 프로세스 당 page table은 하나 • 32비트 시스템에서는 주소를 2^32 까지만 표현 가능
- 이론 상 메모리도 4GB만 사용 가능
- PAE 같은 기술로 더 넓은 주소에 접근 가능
- 2^32 까지 접근 가능한데 페이지 하나 당 4KB • 이론 상 총 2^32/2^12 개의 페이지 생성 가능
- PTE 하나 당 페이지 하나를 가르키므로 PTE도 2^32/2^12 생성 • page table은 PTE들로 이루어짐
- 4B 🕽 entry 4KB Ĵ Page 0 entry

- PTE가 2^32/2^12개에 개당 4바이트면 page table의 크기는 2^32/2^12 * 4

- Page 1 entry Page 2
- Page n entry Page Table of Physical Memory Process A Page table size = $\frac{2^{32}}{2^{12}} * 4Byte = 4MByte$ => 이런 방식으로는 테이지 테이블의 크기가 너무 큼

Paging: smaller Tables

 $\frac{2}{2^{14}} * 4 = 1MB$ per page table

왜 페이지 테이블의 크기가 클까?

• 프로세스마다 virtual address space를 가짐

Space

• 페이지의 크기를 늘리면 어떨까?

entry Page Table of

Process A

4B ‡ entry 16KB 🕽 Page 0 entry Page 1 entry

Page 2

Page n

Physical Memory

=> 하지만 Big pages는 internal fragmentation의 문제를 가짐

• PTE가 가르켜야 하는 페이지 개수가 줄어드므로 page table의 크기도 줄어듦

Physical Memory Virtual Address

• 사용하지 않는 페이지도 페이지 테이블에서 표현하는 것이 원인

왼쪽의 virtual address space에서 차례대로 page들을 page table에 매핑

• 정작 사용되는 페이지는 4개밖에 없음 (지금과 같은 경우 PTE 12개가 낭비)

PFN

valid

1

0

0

prot

r-x

present

1


1

dirty

0

1

- code Allocate 9 2
- 0 10 1 15



-	U	-	-	-	
3	1	rw-	1	1	
23	1	rw-	1	1	
A Page Table For 16KB Address Space					

• linear page table을 다시 페이지 크기만큼 쪼갬 • page table을 다시 page라 생각해보는 것 • 원래 page에는 메모리에 놓이는 프로세스의 코드, 데이터들이 들어가는데 이번에는 PTE들만 들

제 PTE들을 할당하지 않음

page directory라는 자료구조 사용 linear page table을 tree처럼 구현

page directory는 multi level 트리와 비슷한 자료구조

page directory의 entry는 페이지 테이블을 페이지 크기만큼 쪼갠 만큼을 나타냄

number임

PTBR

0

0

0

rw

 PDE (page directory entry) PDE는 valid bit와 PFN으로 구성

PFN201

13

100

- Linear Page Table Multi-level Page Table
- 200 prot prot **PFN** PFN PFN 12 rx

PFN 200

1

0

201

204

The Page Directory

1

ГΧ

12

13

100


[Page 1 of PT:Not Allocated]

PFN201

PTBR

• 이 page에서 PTE들이 전부 invalid인 경우 필요없는 page므로 page directory에서 invalid로 놓고 실

- PDE의 페이지는 linear page table을 다시 page로 쪼갠 형태이므로 PDE의 PFN은 이 page들의 frame



Detail

16 KB

64 byte

14 bit

8 bit

6 bit

 $2^{8}(256)$

3

Offset

PFN

PFN

0x1234

0x8800

3

2

Offset

offset

 $ightharpoonup \log_2 128 = 7$

Physical address

0

Page frame N

Page frame 5 Page frame 4

Page frame 3 Page frame 2 Page frame 1

Offset

4

만약 PTE의 크기를 4바이트라 가정하고 page table이 모든 page들을 가르킨다고 가정하면 page가 256개

Prot

Prot

М

M

0000 0111 (free) Offset free Page table entry 1111 1110 stack A 16-KB Address Space With 64-byte Pages

Flag

VPN

8

• 그러므로 address space는 16KB로 계산됨

여기서 page size가 64바이트 이므로 offset bit는 6개로 충분

page 개수가 256개 이므로 VPN bit는 8개로 충분

0x1000

0x2400

Page Directory Index

Address space

Virtual address

Page size

code

code

(free)

(free)

heap

heap

(free)

stack

10

9

VPN

11

우선 address space를 16KB로 가정

• 왼쪽 그림 page table에서 총 256개의 PTE 확인 (= 256개의 페이지) • page size를 64 바이트로 가정

2¹4 = 16KB

1

1

0

이므로 page table의 크기는 1KB

• 예시를 한 번 들어보자

0000 0000

0000 0001

0000 0010

0000 0011

0000 0100

0000 0101

0000 0110

1111 1111

12

• 다시보는 PTE 구조 Valid Tag (VPN) Value (PTE)

• 사용되는 메모리는 총 256 x 64 = 2^8 x 2^6 이므로 2^14 = 16KB

• 사용되는 메모리 즉, address space가 16KB 이므로 virtual address는 14비트로 표현 가능

• PTE를 4바이트 가정했고 page 크기가 64바이트 이므로 한 페이지당 16개의 PTE를 넣을 수 있 음 • PTE가 16개만 있으면 되므로 이 페이지들을 나타내는 VPN은 4비트면 충분함

VPN

VPN

Page Directory Table

만약 page 수가 더 많으면 level 1으로 부족함

Page Directory Index

• page directory에 따라 page table을 다시 page로 쪼개보자

256개의 page들을 page directory로 변환했음 • page table을 page로 쪼갰으므로 page table에 16개의 페이지가 존재 • page table의 한 페이지 당 16개의 PTE가 존재 • VPN의 상위 4비트를 page directory index로 사용하고 하위 4비트를 page table index로 사용하게 됨

8

14-bits Virtual address

Page frame 0 Page Table Physical memory • 현재 그림에선 page table이 page 크기로 나뉜 상태 • 그래서 그림으로만 보면 page directory table이 page table이랑 1:1 매칭된다고 보면 됨 실제로 page table은 256개의 PTE로 이루어져 있음 more than two level • 지금까지 multi-level page table은 page 수가 적어 level 1으로 충분했음

Page Table Index

Detail

30 bit

128 PTEs

14-bits Virtual address

Page Frame Number

VPN Flag

PTE는 그대로 4바이트로 가정

페이지 크기를 512 바이트로 가정

• 다음과 같은 경우를 보자

Page size 512 byte VPN 21 bit Offset 9 bit

Virtual address


Page entry per page

30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

- page directory의 한 page는 page table을 의미 - page directory는 linear page table를 다시 page로 나눈 것. 그래서 page는 원래 linear page
- 총 페이지 개수는 2^21 개 (= VPN) • PTE의 개수도 2^21개 • linear page table의 page 개수는 2^21 / 2^7 = 2 ^ 14
 - page directory로 구현하면 page directory의 page는 2^14 개 => page directory index를 표현하는 데 14 bit 필요
- 이론상 page directory에서 page 당 PTE가 128개 들어감 table의 일부임. => page table index를 표현하는 데 7 bit가 필요


 - page directory index가 14 bit 이므로 이론 상 page directory에 들어갈 수 있는 entry가 2^14개임 • 근데 한 entry 당 사이즈가 4바이트인데 그럼 page directory의 크기가 64kB가 됨
- 여기서 문제가 있음

- 한 페이지 사이즈를 512 바이트로 가정했으므로 page directory를 표현하는 데 필요하는 페이지가
 Memory management TLBs and Smaller Tables 128개가 필요해짐...
- 2^30을 2^14로 표현한 거니 싸게 먹힌거긴 함 • 상위 레벨의 트리 구조가 필요



Two-Level Page table scheme Example


- 주소공간비트가 32bit, 페이지 크기는 4K - offset은 12bit, frame은 2^20개 - page table의 entry 수는 2^20개
- page number



page offset

Descriptor holds the Frame Number

- 여기서 1st level PT가 page directory임 이 page table을 다시 page로 나누면 entry는 4B, 한 페이지는 4KB이므로 한 페이지당 1K의 entry가 들어 갈 수 있음 2nd -level PT 1st -level PT



02: (Success, TlbEntry) = TLB_Lookup(VPN) if(Success == True) 03:

```
Register = AccessMemory(PhysAddr)
 07:
           else RaiseException(PROTECTION FAULT);
 08:
 09:
         else // perform the full multi-level lookup
• virtualAddress에서 VPN 추출
• TLB에서 VPN을 lookup
• TLB hit 시
 - 접근 가능하면
 - virtualAddress에서 offset 추출
 - TLB에서 꺼내온 entry에서 PFN과 offset을 조합해서 physAddr 생성
```

PDIndex = (VPN & PD_MASK) >> PD_SHIFT

PDE = AccessMemory(PDEAddr) if(PDE.Valid == False)

PTIndex = (VPN & PT_MASK) >> PT_SHIFT

PDEAddr = PDBR + (PDIndex * sizeof(PDE))

else // PDE is Valid: now fetch PTE from PT

RaiseException(SEGMENTATION_FAULT)

Offset = VirtualAddress & OFFSET_MASK

PhysAddr = (TlbEntry.PFN << SHIFT) | Offset

if(CanAccess(TlbEntry.ProtectBits) == True)

16: 17:

> - PDIndex 추출 - PDEAddr 계산

- physAddr에 접근

11: 12:

13:

14:

15:

• TLB miss 시

- 접근 불가능 시 PROTECTION_FAULT

else

04: 05:

06:

- PDEAddr에 접근해서 PDE 가져오기 - PDE가 invalid면 - SEGMENTATION-FAULT
- PTEAddr = (PDE.PFN << SHIFT) + (PTIndex * sizeof(PTE)) 19: 20: PTE = AccessMemory(PTEAddr)

18:

23:

- if (PTE. Valid == False) 21: 22:
- RaiseException(PROTECTION_FAULT); 24:

```
else
    25:
    26:
                    TLB_Insert(VPN, PTE.PFN , PTE.ProtectBits)
                    RetryInstruction()
    27:
• PDE가 valid하면

    PTIndex 계산

    • PTEAddr 계산
    • PTEAddr에 접근해서 PTE 가져오기
    • PTE가 invalid면

    SEGMENTATION-FAULT

    • PTE에 접근 불가능하면

    PROTECTION-FAULT

        • PTE를 TLB에 넣기
```

• VPN이 hash함수에 들어가 지정된 page table의 위치에서 chain을 탐색하여 본인에게 맞는 곳을 찾음

physical address

physical

memory

d

RaiseException(SEGMENTATION FAULT)

else if(CanAccess(PTE.ProtectBits) == False)

Hashed page tables address space가 32bit를 넘는 건 흔한 일 (요즘은 64비트)

• VPN이 page table에 hash됨

logical address

• 원래 hash 처럼 page table에 chain이 존재

• match되면 physical frame을 얻을 수 있음

- d
- hash

function

• 다시 명령문 실행



physical

address

physical

memory

logical

CPU

• 대신 TLB miss 시 table을 탐색하는 데 필요한 시간이 늘어남

address

pid

search

pid

- page table

- 2^10 descriptors per block of PT

- 한 페이지당 1K의 entry가 들어가고 entry는 총 2^20개 이므로 page directory의 entry는 2^10개