Época Normal 20184/2015

1-Sem DMA, o CPU era muitos vezes bottlenecked pela velocidade de J/O, como era o responsável por esperar por esses eventos de J/O, ia contra os princípios da multiprogramação (ter o CPU sempre ocupado)

1. Vantagem: Mais eficientes e flexíveis, dado que a criação, destruição e modença entre threads não implicam uma modença para Kernel-mode.

Desvantagem: Quanto uma thread faz uma chemada bloquemote, todas as threads param, pois o schedules não sabe que das existin

b) Cada blaco de ponteiros tem
$$\frac{2^{M}}{2^{2}} = 2^{7}$$
 ponteiros $2^{9} \cdot 2^{11} = 2^{20} = 1MB$

9 - página = $9 \times B = 2^{12}$ (tec nicomente $N = 1 \cdot M = 1$)

O TLB = 64 entradas (está correto, mas perece babota)

Um int no C tem 4 B = 1 pagina tem 4KB = 1024 ints

Para garantir TLB miss em cada iteração, temos de acedes va uma pagina diferente, no total queremos pelo c ≥ 64 páginos diferentes, ou seja

N 2 0.1014

M > N

@ Dosta vez precisamos que C seja 365, pora garantis que no inicio de cada cido exterior, azenes as últimos 64 póginos estegam no TLB, originando misses em cada iteração do ciclo interior 5 - Program = 64 KB = 2 B seck = 5 ms = 0,0055 Trot = 5 ms = 0,005 s - > 0,005 = 1 => r = 100 page Size = 4 KB = 2 12 Cada pista = 1 MB = 2 20 B Tempo para carregar uma pagina: $0.005, +0.005 + \frac{2^{12}}{100.2^{20}} = 0.010039062$ Há $\frac{2^{16}}{2^{11}} = 2^{9}$ páginas, => $T_{total} = 16.0,010039062 = 0,1606255$ Néce 0 1 0 2 1 / Available: 0 1 0 2 1 1 P2 0 2 0 3 1 0 2 1 1 P2 Há deadlock, tanto o P1 co P4 precisem de recursos não disjoniveis, apenas libertante um des dois é que o funcionamenta gace continual 2. Com diferentes aneis de proteção, é possívil tazer uma dinsão clara entre o hypervisor e as máquines virtuois, sendo que a hyperisor corre num anel mais previligiado que as VMs, e as aplicações dentro des própries VMs correm num anel ainda meres previlia ia do,