

# Época Normal 2014/2015

1- Sem DMA, o CPU era muitas vezes "bottlenecked" pela velocidade de I/O, como era o responsável por esperar por esses eventos de I/O, ia contra os princípios da multi-programação (ter o CPU sempre ocupado)

2- Vantagem: Mais eficientes e flexíveis, dado que a criação, destruição e mudança entre threads não implicam uma mudança para Kernel-mode.

Desvantagem: Quando uma thread faz uma chamada bloqueante, todas as threads param, pois o scheduler não sabe que elas existem

3- bloco =  $2 \text{ KB} = 2^{11} \text{ B}$   
endereços =  $4 \text{ B} = 2^2 \text{ B}$

a)  $2^{11} \cdot 10 \text{ B} = 20 \text{ KB}$

b) Cada bloco de ponteiros tem  $\frac{2^{11}}{2^2} = 2^9$  ponteiros  
 $2^9 \cdot 2^{11} = 2^{20} = 1 \text{ MB}$

c)  $2^9 \cdot 2^9 \cdot 2^{11} = 2^{29} = 512 \text{ MB}$

d)  $2^9 \cdot 2^9 \cdot 2^9 \cdot 2^{11} = 2^{38} = 256 \text{ GB}$

4- página =  $4 \text{ KB} = 2^{12}$

① TLB = 64 entradas

(tecnicamente  $\overbrace{M=2^{1024}, N=2^{1024}}^{N=1, M=1}$   
está correto, mas parece bobo)

Um int no C tem 4 B  $\Rightarrow$  1 página tem  $\frac{4 \text{ KB}}{4 \text{ B}} = 1024$  ints

Para garantir TLB miss em cada iteração, temos de acessar <sup>sempre</sup> a uma página diferente, no total queremos pelo menos 64 páginas diferentes, ou seja

$$C \geq 64$$

$$N \geq C \cdot 1024$$

$$M \geq \frac{N}{C}$$

② Desta vez precisamos que C seja 265, para garantir que no início de cada ciclo exterior, apenas as últimas 64 páginas estejam no TLB, originando misses em cada iteração do ciclo interior

5. Program = 64 KB =  $2^{16}$  B  
 seek = 5 ms = 0,005 s  
 $T_{rot} = 5 \text{ ms} = 0,005 \text{ s} \longrightarrow 0,005 = \frac{1}{2r} \Leftrightarrow r = 100$   
 page size = 4 KB =  $2^{12}$  B  
 Cada pista = 1 MB =  $2^{20}$  B

Tempo para carregar uma página:

$$0,005 + 0,005 + \frac{2^{12}}{100 \cdot 2^{20}} = 0,010039062$$

Há  $\frac{2^{16}}{2^{12}} = 2^4$  páginas,  $\Rightarrow T_{total} = 16 \cdot 0,010039062 = 0,160625 \text{ s}$

6

Need	$\begin{pmatrix} 1 & 1 & 0 & 2 & 1 \\ 0 & 1 & 0 & 2 & 1 \\ 0 & 2 & 0 & 3 & 1 \\ 0 & 2 & 1 & 1 & 0 \end{pmatrix}$	Available: 0 1 0 2 1
		↓ P2
		0 2 0 3 1
		↓ P3
		0 2 0 3 2
		↓ Deadlock

Há deadlock, tanto o P1 e o P4 precisam de recursos não disponíveis, apenas libertando um dos dois é que o funcionamento pode continuar

7. Com diferentes anéis de proteção, é possível fazer uma divisão clara entre o hypervisor e as máquinas virtuais, sendo que o hypervisor corre num anel mais privilegiado que as VMs, e as aplicações dentro das próprias VMs correm num anel ainda menos privilegiado.