

```
MAL
                                        TAL
                                                                                           BRANCHES COM CONSTANTES E
                                                                                           BRANCHES COMPOSTOS (BLT, BLE,
                                        add $4, $3, $0
move $4, $3
                                                                                           ETC) SÃO MAL!
add $4, $3, 15 # not $15
                                        addi $4, $3, 15
                                                                                           SUB É MAL!
                                        # also andi, ori, etc.
                                        mult $9, $10 # $HI || $LO <-- product
mul $8, $9, $10
                                                          # never overflow
                                        mflo $8
                                                          # $8 <-- $LO
                                                                                           pipelining:
                                                          # ignore $HI!
div $8, $9, $10
                                        div $9, $10
                                                          # $LO <-- quotient
                                                                                                        Mem:
                                                                                                                       Exec
                                                                                                                                    IFtch:
                                                                                                                             <u>Dcd</u>: Instruction <u>Decode</u>, Lê Registos
                                                                                          WB: Write Data Back to Register
                                                                                                Store: Escrita de dados para a memória
                                                          # $HI <-- remainder
                                                                                                    Load: Leitura
                                                                                                              Arith-log: Executa a operação
                                                                                                                   Mem-ref:
                                        mflo $8
                                                                                                                                    Instruction Fetch, Incrementa PC
rem $8, $9, $10
                                        div $9, $10
                                        mfhi $8
                                                                                                                   Calcula endereços
branches:
bltz, bgez, blez, bgtz, beqz, bnez,
                                        bltz, bgez, blez, bgtz,
blt,bge,ble,bgt,beq,bne
                                        beq, bne
begz $4, loop
                                        beq $4, $0, loop
                                        slt $at, $4, $5 # $at is 1 if $4 < $5
blt $4, $5, target
                                                             # $at is 0 otherwise
                                                                                                    memória
                                        bne $at, $0, target
         $t0,$t0, 0xABABCDCD
                                        lui
                                                      $at, 0xABAB
addi
                                                     $at, $at, 0xCDCD
                                        ori
                                        add
                                                     $t0,$t0,$at
Conflitos Estruturais (structural hazards): O HW físico não permite
                                                                            solução conflito w/r em regs: write na 10 1/2 e read dps
```

suportar determinadas combinações de instruções (e.g. uma única pessoa não pode dobrar e arrumar a roupa simultaneamente) Conflitos de Controlo (control hazards): Quando aparecem saltos potenciais no fluxo de execução (instruções de branch e jump) existe incerteza quanto às instruções que se seguem. Isto causa paragens e poderá levar a uma limpeza do pipeline e retrocesso na execução ("flush").

solução: RegFile permite read after write

solução branch: nop/op útil abaixo (branch-delay slot)

Conflitos de Dados (data hazards): Instruções que dependem do resultado de outras instruções que ainda estão no pipeline (o caso do par de peúgas)

solução dados: forwarding, por vezes. se não der, load delay slot / interlock add \$t0,\$t1,\$t2 add \$t0,\$t1,\$t2 sub \$t4,\$t0,\$t3 sub \$t4, \$t0, \$t3 Reg and \$t5,\$t0,\$t6 and \$t5, \$t0, \$t6 R Reg Reg or \$t7,\$t0,\$t8 or \$t7, \$t0, \$t8 xor \$t9, \$t0, \$t10 xor \$t9, \$t0, \$t10

com loads: load delay slot é o slot com a instruçao após o load, interlock é equivalente a um stall nesse slot com branches: branch delay slot é o slot com a instruçao após o branch, a instrução a seguir é sempre executada, porque o branch avança para debaixo desta

na pag 3, todos os titulos referem-se à assemblagem. na pag 4, os titulos referem à etapa acima delas.

Input: Código fonte escrito numa linguagem de alto

(e.g., C, Java como foo.c)

Output: Código em linguagem assembly (e.g., foo.s para o MIPS)

Nota: O *output* pode conter pseudo-instruções

Pseudo-instruções: instruções que o assembler compreende mas que não fazem parte do "instruction set" do processador. Por exemplo

- move \$s1,\$s2 => add \$s1,\$s2,\$zero

# Substituição de Pseudo-Instruções

O assembler não só considera como pseudo-instruções instruções que manifestamente não fazem parte do ISA, como rectifica variações cujo sent 🗕 . text: Colocar o que vem a seguir no segmento de texto

# subu \$sp,\$sp,32 sd \$a0, 32(\$sp)

Pseudo:

mul \$t7,\$t6,\$t5

addu \$t0,\$t6,1 ble \$t0,100,loop

la \$a0, str

#### Real:

addiu \$sp,\$sp,-32 sw \$a0, 32(\$sp) sw \$a1, 36(\$sp) mult \$t6,\$t5 mflo \$t7 addiu \$t0,\$t6,1 slti \$at,\$t0,101 bne \$at,\$0,loop lui \$at,left(str) ori \$a0,\$at,right(str)

# Geração de Código Máquina (1/3)

- **Casos Simples** 
  - Instruções aritméticas e lógicas (add, sub, sll, or, etc.)
  - Toda a informação necessária está codificada na própria instrução

E quanto aos "branches" condicionais?

- Salto relativo ao valor do PC
- Só podemos saber o tamanho real do salto relativo, depois de as pseudo-instruções terem sido substituídas

No caso dos "branches" a assemblagem requer duas passagens

As instruções de "branch" podem fazer referência a "labels" que estão à frente no código

\$v0,\$0,\$0 or L1: slt \$t0,\$0,\$a1 \$t0,\$0,L2 bea addi \$a1,\$a1,-1 j L1L2: add \$t1,\$a0,\$a1

#### A tradução para código máquina da instrução "beq" é feita em 2 passagens

- A primeira passagem determina a posição do label
- A segunda passagem usa a posição do label para fazer a

E quanto aos jumps (j e jal)?

- Os jumps funcionam em termos de endereços
- Só é possível gerar a instrução máquina depois de se saber a posição do label em memória (o salto não é
- Isto só pode ser resolvido depois da linkagem

# **Assemblagem**

Input: Código em linguagem assembly (e.g., foo.s para o MIPS)

Output: Código objecto, tabelas (e.g., foo.o para o MIPS)

Lê e utiliza Directivas

Substitui pseudo-instruções (MAL para TAL) Produz código máquina

Cria Ficheiro de Código Objecto

## Directivas do Assembler

Dá indicações ao assembler, mas não é traduzido em instruções máquina

- do utilizador (a ser traduzido em código máquina)
- data: Colocar o que vem a seguir no segmento de dados do utlizador
- .qlobl sym: declarar sym como "label" global que pode ser referenciado a partir de outros ficheiros
- asciiz str: Armazenar a string str em memória terminada por null
- .word w1, ..., wn: Armazenar os n elementos de 32-bit em words sucessivas de memória

#### E quanto às referências a dados?

- la é desdobrado num lui e ori
- Estes precisam de saber o endereço de 32 bits dos dados ... (mesmo problema que os jumps)

- Lista os "itens" do "ficheiro .o" que podem ser referenciados deste ou de outros "ficheiros .o".
- Que itens são estes?
  - Labels: e.g. chamada de funções
  - Dados: qualquer coisa da secção .data; variáveis que podem ser acedidas a partir de outros ficheiros

#### Tabela de Realocação

- Lista os "itens" que o "ficheiro .o" referencia e do qual não tem o endereço porque são externos (estão noutro ficheiro) ou serão resolvidos em 'runtime'
  - Os "labels" usados nos j ou jal
    - internos
    - externos (includindo ficheiros .lib)
  - Dados
    - Por exemplo, a instrução la

# Formato dos ficheiros .o (código objecto)

Cabeçalho: posição e tamanho dos diferentes componentes do ficheiro objecto.

Segmento de texto: código máquina

Segmento de dados: representação binária dos dados e estruturas declarados no código fonte (normalmente declarações globais)

Tabela de realocação: identifica as linhas de código onde há endereços a ser resolvidos

Tabela de símbolos: lista de "labels" internos que podem ser referenciados, quer a partir do próprio ficheiro, quer a partir de ficheiros externos.

Informação de debug: (lembre-se da flag –g do gcc)

Um formato standard é o ELF (Executable and Linkable Format), excepto nas ferramentas Microsoft.

isto só se sabe depois da assemblagem criar duas tabelas ...

## Linker (1/3)

Input: Ficheiros código objecto, tabelas (e.g., foo.o, libc.o para o MIPS)

Output: Código executável (e.g., a · out para MIPS)

Combina vários ficheiros (.o) num único executável ("linking")

A técnica permite a compilação separada de diferentes ficheiros

- Alterações num ficheiro fonte não requerem a recompilação de todo o programa (lembra-se do

Passo 1: Concatenação dos segmentos de texto de cada ficheiro .o

Passo 2: Juntar os segmentos de dados de cada ficheiro .o e concatená-los com o segmento de texto

Passo 3: Resolver as referências

- Ver as tabelas de realocação e resolver cada entrada
- Definir os endereços absolutos em relação ao início do programa

### Tipos de Endereçamento

Endereçamento em relação ao PC (beg, bne): não é usada realocação

Endereçamento absoluto (j, jal): realocação sempre Referências externas (normalmente jal): realocação argumentos do programa e faz o set do PC sempre

Referência a dados (normalmente lui e ori): realocação sempre

# **Loader (1/2)**

Input: Código Executável (e.g., a . out para MIPS)

Output: (programa a correr)

Os ficheiros executáveis estão armazenados em disco.

Quando o executável é chamado, o "loader" tem a tarefa de o carregar em memória e iniciar a execução.

### Normalmente o "loader" é o próprio OS

Lê o cabecalho dos executáveis para determinar o tamanho e posição dos segmentos de texto e dados

Cria um espaço de endereçamento para o programa capaz de receber o texto, dados e pilha (e eventualmente "heap") Copia os dados e instruções do executável para o espaço de

Copia os argumentos de chamada para a pilha (lembre-se do argc e argv no C)

Inicializa os registos do processador

endereçamento criado

 A maioria dos registos são colocados a 0, mas o "stack" pointer" fica a apontar para a 1ª frame livre

Salta para a rotina de "start-up" (ainda OS) que copia os

Se a rotina principal (main) regressar, a rotina de "startup" termina o programa com uma chamada a exit.

Numa **Direct-Mapped Cache** cada endereco de memória é associado a um único bloco de memória na cache.

Precisamos apenas de verificar um único local para confirmar se os dados existem ou não na cache.

O *Bloco* é a unidade mínima de transferência entre o cache e a memória

tttttttttttttt

iiiiiiiiii

Index: especifica o índice da cache (em qual "linha"/bloco da cache devemos procurar)

Offset: depois de encontramos o bloco correto, especifica qual o byte dentro do bloco que queremos

Tag: os bits restantes são usados para identificar quais os endereços de memória que são mapeados no mesmo bloco da cache

O número de bits do tag depende apenas do tamanho da cache. Nunca depende do tamanho de cada bloco.

Se souber o tamanho da cache do seu computador então pode frequentemente fazer com que o seu código corra mais rápido.

As hierarquias de memória tiram partido da localidadetemporal ao manter sempre os dados mais recentes próximos do processador. ABC

Suponha que temos uma memória cache de Smapeamento direto com 16 KB com blocos de 16

Determine o tamanho dos campos de tag, index e offset se estivermos a utilizar uma arquitetura de 32 bits

### Offset

- especifica o byte correto dentro de um bloco
- Cada bloco contém 16 bytes

16 bytes =  $2^4$  bytes

 Vão ser necessários 4 bits para especificar o byte dentro do bloco

Index: (basicamente especifica o endereço de cada bloco na cache)

- A cache contém 16 KB = 2<sup>14</sup> bytes
- Cada bloco contém 2<sup>4</sup> bytes (16 bytes)
- O número de blocos na cache será:

$$N^{\circ} Blocos = \frac{Tamanho Cache}{N^{\circ} Bytes por Bloco} = \frac{2^{14}}{2^4} = 2^{10}$$

- São necessários 10 bits para especificar este número

- Logo o campo *tag* são os <u>18 bits</u> mais a esquerda do l endereço de memória

Quando tentamos ler a memória, três cenários podem acontecer:

<u>cache hit</u>: o bloco de *cache* é válido e contém o endereço apropriado, então basta ler a *word* desejada da *cache*:

cache miss: nada no cache no bloco apropriado, então carregar o bloco da memória principal; cache miss, block replacement: o bloco na cache não tem a tag certa, então substituir o bloco pelo correcto;

### Benefícios de um tamanho de Bloco maior:

- Localidade Espacial: se acedermos a uma determinada palavra, muito provavelmente acederemos a palavras próximas de seguida
- Na execução de programas ao executarmos um determinada instrução, é muito provável que também executemos as próximas de seguida.
- Funciona também muito bem em acessos sequenciais como por exemplo em tabelas Desvantagens de um tamanho de Bloco maior
- Tamanho de bloco maior significa maior penalização no caso de um miss (miss penalty)
  - em caso de falha, leva mais tempo para carregar um novo bloco do próximo nível de memória
- Se o tamanho do bloco for muito grande em relação ao tamanho da cache, então há poucos blocos
  - Resultado: a miss rate aumenta


Em geral pretende-se minimizar o **tempo médio de acesso à memória** ou *Average Memory Access Time* (AMAT)

= Hit Time + Miss Penalty x Miss Rate

<u>Hit Time</u> = tempo necessário para encontrar e
recuperar dados da cache de nível atual

<u>Miss Penalty</u> = tempo médio para recuperar dados
em uma falha no nível atual da cache (inclui a
possibilidade de perdas em níveis sucessivos da
hierarquia de memória)

<u>Hit Rate</u> = % de pedidos que são correspondidos no cache de nível atual



## 1st C: Compulsory Misses Cache Misses

- Ocorre quando um programa é iniciado pela primeira vez
- A cache não contém nenhum dos dados desse programa ainda, então podem ocorrer falhas
- Não pode ser evitado facilmente. A solução está fora do âmbito da disciplina

#### 2nd C: Capacity Misses

- Falha que ocorre porque a cache tem um tamanho limitado
- Falha que não ocorreria se aumentássemos o tamanho da cache

#### 3rd C: Conflict Misses

- Falha que ocorre quando dois endereços de memória distintos são mapeados no mesmo bloco da cache
- Pode ocorrer sobretudo quando dois blocos que por acaso são mapeados para o mesmo local na cache são utilizados de forma alternada
- É um desperdício caso existam outros blocos livres na cache, mas que correspondem a outros blocos de memória que não estão a ser acedidos no momento
- Este é o grande problema das caches de mapeamento directo!
- Como atenuamos as consequências dete problema?

# Cache Fully Associative

Campos no Endereço de Memória

- *Tag*: tal como anteriormente
- Offset: tal como anteriormente
- *Index*: não existe!

Não há "linhas": qualquer bloco na memória principal pode ser mapeado em qualquer bloco na cache

Tem de se comparar com todas as *tags* na *cache* para descobrir onde o bloco da memória foi mapeado

#### Vantagens:

- Não ocorrem Conflit Misses (já que os dados podem ir parar a qualquer lugar da cache)
- O principal tipo de falha é o Capacity Miss

#### Desvantagens:

 Precisamos de ter um comparador em hardware para cada entrada na cache: se tivermos 64KB de dados numa cache com 4B de em cada bloco, precisaríamos de ter 16K comparadores: impraticável

# Cache N-Way Set Associative

Agrupar blocos na cache em conjuntos de N blocos, que se comportam como uma cache *Fully Associative*.

Como **N** é normalmente pequeno então o hardware necessário não é complexo.

Resolve os *Conflict Misses* uma vez que no mesmo conjunto vamos ter espaço para vários blocos.

Tag: tal como anteriormente, um identificador único de cada bloco em memória.

Offset: tal como anteriormente

Index: indica qual <u>o conjunto</u> de blocos na *cache* onde o bloco de memória pode ser mapeado cada conjunto na cache pode conter vários blocos

Assim que encontramos o conjunto correto na cache, temos de comparar com todas as *tags* desse conjunto para encontrar o local onde o bloco já está mapeado.

# Cache N-Way Set Associative

Ideia Basica:

- A cache é direct-mapped se pensarmos em termos de sets;
- · Cada conjunto é fully associative;
- Basicamente as caches N-way Set Associative trabalham em paralelo dentro de cada conjunto: cada bloco tem o seu próprio valid bit e dados.

Dado um endereço de memória:

- Encontrar o conjunto correto na cache usando o valor do campo *Index*.
- Comparar o *Tag* do bloco em memória com todos os *Tags* no conjunto determinado anteriormente.
- Se ocorrer um match, então temos um hit!, caso contrário, um ocorre um miss.
- Finalmente, usar o campo de offset como de costume para encontrar os dados desejados dentro do bloco.

Quais as grandes vantagens?

- Mesmo uma cache 2-way Set Associative Evita muitos conflict misses;
- O custo do hardware não é significativo: apenas são necessários N comparadores.

De facto uma cache com M blocos:

- É Direct-Mapped se for uma cache 1-way Set Associative
- É Fully Associative se for uma cache M-way Set Associative
- Então estes dois exemplos são apenas casos especiais do modelo concepetual de uma cache N-Way Set Associative


## AMAT = Hit Time + Miss Penalty x Miss Rate

ganho de execução **Ge** da parte melhorada (acelerada) do sistema (**Ge**>1);

fracção de tempo **Ft** que a parte modificada (acelerada) do sistema ocupa na execução global (**Ft**≤1).

$$speedup = \frac{1}{(1-Ft) + \frac{Ft}{Ge}}$$

Analisando uma Hierarquia de Memória Cache Multinível



Avg Mem Access Time =

L1 Hit Time + L1 Miss Rate \* L1 Miss Penalty

L1 Miss Penalty =

L2 Hit Time + L2 Miss Rate \* L2 Miss Penalty

Avg Mem Access Time =

L1 Hit Time + L1 Miss Rate \*

(L2 Hit Time + L2 Miss Rate \* L2 Miss Penalty)

# Qual é o bloco que o malloc () escolhe?

best-fit: escolhe o bloco mais pequeno que satisfaça os requisitos de espaço

first-fit: Escolhe o primeiro bloco que satisfaça os requisitos next-fit: semelhante ao first-fit, mas lembra-se onde terminou a pesquisa da última vez, e retoma-a a partir desse ponto (não volta ao início)

Suponha que uma determinada memória cache é **20 vezes mais rápida** do que a memória principal e
suponha ainda que a cache **hit rate é igual a 75%**.
Qual será o máximo ganho (<u>speedup</u>) obtido através
do uso de cache no sistema?

Ft = 0.75, Ge = 20

Determine o tempo médio de acesso (<u>average access</u>
<u>time</u>) de um sistema em que o acesso à memória
principal requer 80 ns, enquanto que o acesso à
cache é 10 vezes mais rápido e tem um hit rate de
80%.

Considere um sistema baseado num processador com um valor de CPI REAL igual a 6.6. O sistema possuí duas caches, uma para instruções e outra para dados. A hit rate da cache de instruções é de 85% e a da cache de dados é igual a 75%. Apenas 40% das instruções envolvem um acesso à memória de dados. Se considerarmos que o miss penalty é igual a 10 ciclos de relógio em ambas as caches, qual será o CPI IDEAL deste sistema?

 $\mathsf{CPI}_\mathsf{Real} = \mathsf{CPI}_\mathsf{Ideal} + \mathsf{MissRate}_\mathsf{Inst} * \mathsf{MissP}_\mathsf{Inst} + \mathsf{PInst}_\mathsf{Dados} * \mathsf{MissRate}_\mathsf{Dados} * \mathsf{MissP}_\mathsf{Dados}$ 

Assuma que uma memória tem 32 blocos e a cache consiste em 8 blocos. Determine onde será encontrado o 13º bloco de memória na cache para:

- a) Direct mapped cache 12 % 8 = 4
- b) 2-way set-associative cache 12 % 4 = 0 (1° ou 2°)
- Fully associative cache qualquer

Considere a seguinte hierarquia de memória (memória principal + memória cache) em que:

- Tamanho da memória principal é 2 Giga bytes;
- Tamanho da memória cache é 1 Mega bytes;
- Tamanho de bloco da memória cache é 128 bytes.

Considere os seguintes tipos de arquitecturas de caches:

i. Direct mapped cache
ii. 2-way set-associative cache
iii. 8-way set-associative cache
iv. Fully associative cache
1

T I O
11 13 7
12 12 7
12 12 7
14 10 7

- a) Calcule o número de blocos a considerar nestas caches.
- b) Calcule o número de sets das set-associative caches

bit: 1/2 byte

kb: 2 10 byte

c) Calcule a estrutura de endereçamento para cada um dos tipos de caches.

void main() {

char str[] = "One STRING";

mb: 2 20 byte int i; char \*temp;

gb: 12 30 byte temp=(char \*)malloc(strlen(str)+1);

stack for (i=0; i<=strlen(str); i++) temp[i]=str[i];

A variável str vai ser armazenada na zona de dados estáticos (global)

static data code A variável temp vão ser armazenadas na pilha.

A variável temp vai apontar para uma zona de

memória no heap.

<u>Static Storage</u>: onde ficam as variáveis globais que podem ser lidas/escritas por qualquer função do programa. Este espaço está alocado permanentemente durante todo o tempo em que o programa corre (daí o nome estático)

<u>A Pilha/Stack</u>: armazenamento de variáveis locais, parâmetros, endereços de retorno, etc.

<u>A Heap</u> (dynamic malloc storage): os dados são válidos até ao instante em que o programador faz a desalocação manual com free ().

# Como o processador interage com o seu ambiente?

Panorâmica sobre a unidade de entrada/saída (I/O)

### Como trocar informação com os dispositivos?

- I/O Programada ou I/O Mapeado em Memória

#### Como lidar com eventos?

Polling ou Interrupções

### Como transferir grandes quantidades de dados?

- Acesso Directo à Memória (DMA Direct Memory Access )

# Parâmetros de Bus

Largura = Número de Fios

Tamanho da Transferência = № de palavras por transação no bus

Síncrono (utilizando o relógio do *bus*) ou Assíncrono (sem utilizar o relógio do bus / "relógio próprio")

#### Bus Processador – Memória ("Front Side Bus, QPI)

- Curto, rápido e largo
- Topologia tipicamente fixa, desenhada por "chipset"
- CPU + Caches + Interligações + Controlador de Memória Bus Periféricos e I/O (PCI, SCSI, USB, LPC, ...)
- Mais comprido, mais lento e mais estreito
- Topologia flexível, ligações múltiplas/variadas
- Interoperabilidade entre vários dispositivos
- Liga-se ao bus processador-memória através de uma ponte (bridge)

Unidades de I/O diferentes requerem uma organização hierárquica das interligações entre componentes. A tendência é cada vez mais optar-se por uma topologia com ligações pontoa-ponto para privilegiar a velocidade.

# APIs para dispositivos de I/O

Registos de Comando

 Uma escrita neste registo permite o dispositivo realizar uma dada tarefa

Registos de Estado

 Leitura permite indicar o que está a ser feito, códigos de erro, etc.

#### Registos de Dados

- Escrita: transfere dados para o dispositivo
- Leitura: transfere dados do dispositivo

### Prós? Contras? (referente às interruptions)

Mais eficiente na gestão de tempo da CPU: apenas interrompe interrupção e o dispositivo quando o dispositivo está pronto

Menos eficiente em termos de recursos – salvaguarda de contexto • Contexto do: PC. SP. registos, etc.
Contra: fluxo de execução de Código de temporização imprevisível uma vez que pode ser interrompido por acções externas

# Interfaces de Comunicação

Q: Como pode o processador comunicar com o dispositivo?

#### R: Introdução de instruções especiais para I/O

I/O Programado ← Interage directamente com os registos de estado, dados e comando − inb \$a, 0x64 ← registo de estado do teclado − outb \$a, 0x60 ← registo de dados do teclado

- Especifica: dispositivo, dados, direcção de transferência

- Protecção: instruções apenas permitidas em modo de kernel

Q: Como pode o processador comunicar com o dispositivo?

A: Mapear registos num espaço de endereçamento virtual

#### Memory-mapped I/O ← Mais rápido

- O acesso a certos endereços de memória são redirecionados para os dispositivos
- Os dados circulam no bus da memória

#### I/O Programado

- Requer instruções especiais
- Pode requerer hardware dedicado para fazer a interface com os dispositivos
- Mecanismos de proteção via acesso restrito ao kernel às instruções de I/O
- A virtualização pode ser difícil

#### Memory-Mapped I/O

- Utiliza as instruções normais de load/store
- Utiliza as interfaces standard com a memória
- Mecanismos de proteção à custa dos esquemas de proteção de memória
- A Virtualização é possível através dos esquemas normais de virtualização de memória

# Métodos de Comunicação

Como é que o programa sabe se o dispositivo está pronto ou terminou a tarefa?

Polling: Verificar periodicamente o registo de estado

- If device ready, do operation
- If device done, ...
- If error, take action

#### Prós? Contras?

- Temporização previsível e é barato
- sleep();
   status = inb(0x64);
  } while(!(status & 1));
  return inb(0x60);

char read\_kbd(){

- Mas: desperdiça ciclos de relógio com o CPU a não fazer nada
- Eficiente apenas se não existe mais nada a fazer em paralelo

Comum em sistemas embebidos ou de tempo-real

# Interrupções: O dispositivo envia um pedido de interrupção ao CPU

 Existem registos específicos para identificar a causa da interrupção e o dispositivo

 Define-se uma rotina de resposta a interrupções que decide as acções a tomar

#### Esquema de prioridades

- Eventos urgentes podem interromper o tratamento de interrupções de menor prioridade
- O Sistema Operativo pode desactivar (ou deferir) interrupções

# Transferência de dados Programada:

# Dispositivo ←→ CPU ←→ RAM

Muito

Lento!!

for (i = 1 ... n)

- CPU emite um pedido
- O Dispositivo coloca os dados no bus e a CPU lê-os para os registos
- A CPU escreve os dados na memória
- Não é eficiente

### Acesso Direto à Memória (DMA, Direct Memory Access)

- 1) O Sistema Operativos indica o endereço de início e o comprimento da transferência
- 2) O controlador (ou o dispositivo) transfere os
- dados para a memória autonomamente
- 3) É gerada uma interrupção após a conclusão ou a ocorrência de um erro

Transferência utilizando DMA:

# Device ←→ RAM


CPU

A CPU inicia um pedido DMA

for (i = 1 ... n)O dispositivo coloca os dados no bus e a memória aceita-os

O dispositivo interrompe a CPU após o final da transferência ou após

a ocorrência de um erro.



Previous Frame sp+fsize → +fsize-4 → local data m-1 local data 0 saved reg k-1 Current Stack Frame arg n-1  $sp+16 \rightarrow$ arg 4  $sp+12 \rightarrow$ (arg3)  $sp+8 \rightarrow$ (arg2) (arg1)

O teclado simula um teclado normal em que as teclas são lidas através de um mecanismo de "scan". Isto significa que temos de ir testando linha a linha do teclado para ver se há alguma tecla premida. Assim para ler o teclado teremos de em ciclo ir enviando para o endereço 0xFFFF0012 o número da linha a testar, enviando sucessivamente cada um dos bits entre 0 e 3 activos. De seguida vamos ler no endereço 0xFFFF0014 se há alguma tecla premida nessa linha. O resultado lido se houver tecla premida será o composto por o número da linha (nibble menos significativo) e o número da coluna (nibble mais significativo), ou seja:

tecla  $0 \rightarrow 0x11$ , tecla  $1 \rightarrow 0x21$ , tecla  $2 \rightarrow 0x41$ , tecla  $3 \rightarrow 0x81$ , tecla  $4 \rightarrow 0x12...$ , tecla f  $\rightarrow 0x88$ 

#### ÍNDICE

T - top / B - bottom / R - right / L - left / C - center

instruções: tipo (i, r, j) e etapas - pág. 1T mal/tal - pág. 1B, 2T

pipelining e conflitos - pág. 2B etapas da compilação - pág 3, 4T tipos de cache - pág 4B, 5, 6TL

fórmulas / cálculos / exercícios - pág. 6TR malloc() tidbit - pág. 6BL

zonas de memória - pág 6BR

i/o - pág. 7, 8TL

target: dependencies

operation

RAM

DISK

segment display/teclado (labs) - pág. 8BL gdb commands - pág. 8R

flags e processo da compilação - pág. 8BR gráfico do stack pointer - pág. 8C formato do makefile - pág. 8C

#### Essential Commands

gdb program [core] debug program [using coredump core] b [file:]function set breakpoint at function [in file] run [arglist] start your program [with arglist] bt backtrace: display program stack display the value of an expression continue running your program next line, stepping over function calls next line, stepping into function calls

#### Starting GDB

gdb start GDB, with no debugging files gdb program begin debugging program gdb program core debug coredump core produced by program gdb --help describe command line options

Display

Stack

print [/f] [expr] show value of expr [or last value \$] value of the disp n forenable disp n forenable disp n according Program St.

according Program St.

[n] p [/f] [expr] display undisplay info info info reg [rm]

args

frame number f no n, display g, down s in .

expression(s)

c -> .s -> .o -> executável (.exe, ...

### flags compilação:

- c: criar ficheiro objetos
- -o: criar executável (para dar run)
- -g: debug
- S: cria ficheiro assembly
- E: cria ficheiro assembly (tal)
- O / -O(1-3): otimização