# 华中科技大学计算机学院

《数字电路与逻辑设计》试卷 A (闭卷)

班级学号	姓名	成绩
一.单项选择题 (每题 1分,	共 10 分)	
1.表示任意两位无符号十进制数	效需要 ( ) 二进制数。	
A.6 B.7 C	.8 D .9	
2.余 3 码 10001000对应的 24	21 码为 ( )。	
A. 01010101 B.1000010	1 C.10111011 D.1110	01011
3.补码 1.1000 的真值是(	<mark>ኤ</mark>	
A. +1.0111 B1.0111	C0.1001 D0. 100	0
4.标准或 - 与式是由(  )构		
A . 与项相或 B. 最小I		
5. 根据反演规则,	+DE )+E的反函数为 (	)。
A. $\overline{F} = [A \overline{C} + \overline{C} (\overline{D} + \overline{E})] \overline{E}$	B. $\overline{F} = A\overline{C} + \overline{C}(\overline{D} + \overline{E})$	
	D. $\overline{F} = \overline{A}C + C(D + C)$	
6.下列四种类型的逻辑门中,可	<b>-</b> .	
A. 与门	•• •	<b>个</b> 色并。
ハ. 当门 C. 非门 [		
7. 将 D触发器改造成 T 触发器		框内应是(  )。
	CP > C	
L	-i-;  ²   r	
Т	<u>-[</u>	
	图 1	
A 武非门 B 与		). 同或门
/(.		∕.  —J→A/I J
8.实现两个四位二进制数相乘的	的组合电路,应有(	个输出函数。
A. 8 B. 9 C.		
9.要使 JK 触发器在时钟作用下		端取值应为 ( )。
A . JK=00 B. JK=01		
10.设计一个四位二进制码的奇	·偶位发生器(假定采用偶检	验码) , 需要( )
个异或门。		
A.2 B.3 C.4	4 D. 5	
二.判断题(判断各题正误 , 正	∃确的在括号内记 " ",错	误的在括号内记 "×",
并在划线处改正。每题 2 分	分,共 10分)	
1. <u>原码和补码均可实</u> 现将减法运	医管转化为加法法管	
・・ <u>/// Hコイロコーリック こ フ</u> マンル 17 //火/ム と	ニ <del>ナト</del> イマ I ロノソルH/ムと弁。	<b>(</b> )


2. 逻辑函数  $F(A, B, C) = \prod M(1,3,4,6,7), \lim \bar{F}(A, B, C) = \sum m(0,2,5)$  ( ) 3.化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。( 4.并行加法器采用先行进位(并行进位)的目的是简化电路结构。 () 5. 图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。 图 2 三. 多项选择题 (从各题的四个备选答案中选出两个或两个以上正确答案,并将 其代号填写在题后的括号内,每题 2分,共 10分) 1.小数"0"的反码形式有( A. 0. 0.....0; B . 1. 0.....0; C. 0. 1.....1; D . 1. 1.....1 2. 逻辑函数 F=A B和 G=A B满足关系()。 A.  $F = \overline{G}$  B. F' = G C.  $F' = \overline{G}$  D.  $F = G \oplus 1$ 3. 若逻辑函数  $F(A, B, C) = \sum_{i=1}^{n} m(1,2,3,6), G(A, B, C) = \sum_{i=1}^{n} m(0,2,3,4,5,7), \text{则 F和 G}$ 相"与"的结果是( A.  $m_2 + m_3$  B. 1 C.  $\overline{A}B$ D . AB 4. 设两输入或非门的输入为 x 和 y , 输出为 z , 当 z 为低电平时 , 有 ( )。 A. x 和 y 同为高电平 ; B . x 为高电平 , y 为低电平 ; C. x 为低电平, y 为高电平; D. x 和 y 同为低电平. 5.组合逻辑电路的输出与输入的关系可用( )描述。 A . 真值表 流程表 B. C. 逻辑表达式 状态图 D. 四. 函数化简题(10分) 1.用代数法求函数 F(A, B, C) = AB + AC + B C + A · B 的最简 "与 - 或 "表达式。(4 分)

#### 2.用卡诺图化简逻辑函数

F(A , B, C, D) = m(2, 3, 9, 11, 12)+ d(5, 6, 7, 8, 10, 13) 求出最简"与-或"表达式和最简"或-与"表达式。(6分)

CD\A	B 00	01	11	10
00				
01				
11				
10				

五.设计一个将一位十进制数的余 3 码转换成二进制数的组合电路, 电路框图如图 3 所示。(15分)




#### 要求:

1. 填写表 1 所示真值表;

表 1 真值表

ABCD	WXYZ	ABCD	WXYZ
0000		1000	
0001		1001	
0010		1010	
0011		1011	
0100		1100	
0101		1101	
0110		1110	
0111		1111	


2. 利用图 4 所示卡诺图, 求出输出函数最简与 - 或表达式;



3. 画出用 PLA实现给定功能的阵列逻辑图。

4. 若采用 PROM实现给定功能,要求 PROM的容量为多大?

# 六、分析与设计( 15分) 某同步时序逻辑电路如图 5 所示。




- (1) 写出该电路激励函数和输出函数;
- (2) 填写表 2 所示次态真值表;


(3)

表 2

	输入	现态	激励函数	次态 Q <sup>(n+1)</sup> Q <sup>(n+1)</sup>	输出
	X	Q Q	J <sub>2</sub> K <sub>2</sub> J <sub>1</sub> K <sub>1</sub>		Z
ţ	真写表(	3 所示电路	  状态表 ; 		



0,试画出图 6中Q、 Q和Z的输出波形。



Q1\_

 $Q_2$ 

Z \_

图 6

(5)改用 T 触发器作为存储元件,填写图 7 中激励函数 T₂、T₁卡诺图,求出最 简表达式。




图 7


七.分析与设计(15分)

某电平异步时序逻辑电路的结构框图如图 8 所示。图中:

$$Y_{2} = x_{1}y_{2} + x_{2}y_{2} + x_{2}x_{1}y_{1}$$

$$Y_{1} = x_{1}y_{2}y_{1} + x_{2}x_{1} + x_{2}x_{1}y_{2}$$

$$Z = x_{2}x_{1}y_{2}$$



要求:

1.根据给出的激励函数和输出函数表达式,填写表 4所示流程表; 表 4

二次状态	激励状态 Y <sub>2</sub> Y <sub>1</sub> / 输出 Z				
y <sub>2</sub> y <sub>1</sub>	X2X1=00	x2x1=01	X2X1=11	x2x1=10	
0 0					
0 1					
1 1					
1 0					

2. 判断以下结论

是否正确,并说明理由。

该电路中存在非临界竞争;

该电路中存在临界竞争;

3.将所得流程表 4中的 00 和 01 互换,填写出新的流程表 5,试问新流程表对应的电路是否存在非临界竞争或临界竞争?

表 5

二次状态	激励状态 Y <sub>2</sub> Y <sub>1</sub> / 输出 Z				
y <sub>2</sub> y <sub>1</sub>	X2X1=00	x2x1=01	X2X1=11	x₂x₁=10	
0 0					
0 1					
1 1					
1 0					

## 八.分析与设计(15分)

某组合逻辑电路的芯片引脚图如图 9 所示。





图 9

- 1.分析图 9 所示电路,写出输出函数  $F_1$ 、 $F_2$  的逻辑表达式,并说明该电路功能。
- 2.假定用四路数据选择器实现图 9 所示电路的逻辑功能,请确定图 10 所示逻辑电路中各数据输入端的值,完善逻辑电路。



3. 假定用 EPRO实现图 9 所示电路的逻辑功能,请画出阵列逻辑图。

## 华中科技大学计算机学院

### 《数字电路与逻辑设计》试卷 A参考答案

一.单项选择题 (每题 1分,共 10分)

1.B; 2.C; 3.D; 4.B; 5.A;

6.D; 7.D; 8.A; 9.D; 10.B。

- 二.判断题 (判断各题正误,正确的在括号内记""",错误的在括号内记"×",并在划线处改正。 每题 2分,共 10分)
  - 1. 反码 和补码均可实现将减法运算转化为加法运算。 (×)
  - 2. 逻辑函数  $F(A, B, C) = \prod M(1,3,4,6,7),$   $\overline{F}(A, B, C) = \sum m(1,3,4,6,7)$   $(\times)$
  - 3. 化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。 ( )
  - 4. 并行加法器采用先行进位(并行进位)的目的是 提高运算速度 。(×)
  - 5. 图 2 所示是一个具有 一条反馈回路的电平异步时序逻辑电路。 ( x)
- 三. 多项选择题 (从各题的四个备选答案中选出两个或两个以上正确答案,并将其代号填写在题后的括号内,每题 2分,共 10分)
  - 1. AD; 2. ABD; 3. AC; 4. ABC; 5. AC.
- 四. 函数化简题(10分)
  - 1.代数化简(4分)

$$F(A, B, C) = AB + AC + \overline{B} \cdot \overline{C} + \overline{A} \cdot \overline{B}$$

$$= AB + AC + \overline{B}(\overline{C} + \overline{A})$$


$$= AB + AC + \overline{B}AC$$

$$= AB + AC + \overline{B}$$

$$= A + AC + \overline{B}$$

$$= A + \overline{B}$$

2. 卡诺图化简(共 6分)



最简"与-或"表达式为: F=AC+BC

最简 " 或 - 与 " 表达式为 : F = (A + C) · (B + C) (3分

(3分)


五.设计(共 15分)

1. 填写表 1 所示真值表;(4分)


表 1 真值表

ABCD	WXYZ	ABCD	WXYZ
0000	dddd	1000	0101
0001	dddd	1001	0110
0010	dddd	1010	0111
0011	0000	1011	1000
0100	0001	1100	1001
0101	0010	1101	dddd
0110	0011	1110	dddd
0111	0100	1111	dddd

2.利用卡诺图,求出输出函数最简与 -或表达式如下:(4分)



3. 画出用 PLA实现给定功能的阵列逻辑图如下: (5分)



4. 若采用 PRON实现给定功能,要求 PRON的容量为:(2分)

## 六、分析与设计(15分)

(1) 写出该电路激励函数和输出函数; (3分)

$$J_1 = X$$
,  $K_1 = \overline{X}$ ,  $J_2 = Q_1$ ,  $K_2 = \overline{Q}_1$ ,  $Z = \overline{Q}_2Q_1$ 


(2) 填写次态真值表;(3分)

输入	现态	激励函数	次态	输出
X	QQ	$J_2 K_2 J_1 K_1$	$\mathbf{Q}^{(n+1)}\mathbf{Q}^{(n+1)}$	Z
0	00	0 1 0 1	0 0	0
0	01	1001	1 0	1
0	10	0101	0 0	0
0	11	1001	1 0	0
1	00	0110	0 1	0
1	01	1010	1 1	1
1	10	0110	0 1	0
1	11	1010	1 1	0


# (3)填写如下所示电路状态表; (3分)

现态	次态 Q₂ <sup>(n</sup>	输出	
Q <sub>2</sub> Q <sub>1</sub>	X=0	X=0 X=1	
00	00	01	0
01	10	11	1
10	00	01	0
11	10	11	0

(4)设各触发器的初态均为 0,根据给定波形画出 Q、Q和 Z的输出波形。 (3分)



(5) 改用 T 触发器作为存储元件,填写激励函数  $T_2$ 、 $T_1$  卡诺图,求出最简表达式。(3分)



最简表达式为:

#### 七.分析与设计(15分)

1.根据给出的激励函数和输出函数表达式,填流程表; (5分)

二次状态	激励状态 Y <sub>2</sub> Y₁/ 输出 Z			
y <sub>2</sub> y <sub>1</sub>	X <sub>2</sub> X <sub>1</sub> =00	X <sub>2</sub> X <sub>1</sub> =01	X <sub>2</sub> X <sub>1</sub> =11	X <sub>2</sub> X <sub>1</sub> =10
0 0	00/0	00/0	01/0	00/0
0 1	00/0	00/0	01/0	10/0
1 1	11/0	00/0	11/1	10/0
1 0	11/0	01/0	11/1	10/0

2. 判断以下结论是否正确,并说明理由。 (6分) 该电路中存在非临界竞争;

正确。因为处在稳定总态(00,11),输入由00变为01或者处在稳定总态(11,11),输入由11变为01时,均引起两个状态变量同时改变,会发生反馈回路间的竞争,但由于所到达的列只有一个稳定总态,所以属于非临界竞争。

该电路中存在临界竞争;

正确。因为处在稳定总态(11,01),输入由11变为10时,引起两个状态

变量同时改变,会发生反馈回路间的竞争,且由于所到达的列有两个稳定总态,所以属于非临界竞争。

3.将所得流程表 3中的 00 和 01 互换,填写出新的流程表,试问新流程表对应的电路是否存在非临界竞争或临界竞争?(4分)新的流程表如下:

二次状态	激励状态 Y <sub>2</sub> Y <sub>1</sub> / 输出 Z			
y <sub>2</sub> y <sub>1</sub>	X2X1=00	X2X1=01	X2X1=11	x2x1=10
0 0	01/0	01/0	00/0	10/0
0 1	01/0	01/0	00/0	01/0
1 1	11/0	01/0	11/1	10/0
1 0	11/0	00/0	11/1	10/0

新流程表对应的电路不存在非临界竞争或临界竞争。

#### 八.分析与设计(15分)

1.写出电路输出函数 F1、F2的逻辑表达式,并说明该电路功能。 (4分)

$$F_{1} = A \oplus B \oplus C = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$


$$= \overline{BC} = \overline{AC} + \overline{AB} + \overline{BC}$$

$$F_{2} = \overline{AC} \cdot \overline{AB} \cdot \overline{BC} = \overline{AC} + \overline{AB} + \overline{BC}$$

该电路实现全减器的功能功能。 (1分)

2.假定用四路数据选择器实现该电路的逻辑功能,请确定给定逻辑电路中各数据输入端的值,完善逻辑电路。(5分)

$$F_1: D_0 = C, D_1 = \overline{C}, D_2 = \overline{C}, D_3 = C$$
  
 $F_2: D_0 = 0, D_1 = \overline{A}, D_2 = \overline{A}, D_3 = 1$ 



3. 假定用 EPRO实现原电路的逻辑功能,可画出阵列逻辑图如下: (5分)

