

一、基础概念与定性判断

1. 单项选择题

[20 分]

每题只有一个正确答案。

1. 从计算机系统结构角度看，汇编程序员能够看到的机器属性主要是 ()。
A. 软件需要完成的功能 B. 所有硬件的物理实现 C. 编程时使用的硬件抽象 D. 电路版图结构
2. 下列哪一项属于 ISA 范畴，而不是微体系结构范畴？()
A. Cache 容量 B. 流水线级数 C. 指令寻址方式 D. 分支预测器大小
3. 对于同一 ISA 的两台处理器，下列说法正确的是 ()。
A. 它们必须有相同的流水线结构 B. 它们可以有不同的微体系结构 C. 它们的 Cache 必须相同 D. 它们的主频必须相同
4. “存储墙”主要反映的是 ()。
A. 主存容量增长太慢 B. CPU 与主存访问延迟改善速度不匹配 C. 磁盘容量不足 D. 指令集不兼容
5. 下列关于流水线的说法正确的是 ()。
A. 流水线必然减少单条指令执行延迟 B. 流水线主要提高吞吐率 C. 流水线越深性能一定越高 D. 流水线不会产生控制相关
6. MIPS 五级流水线中，典型 Load-Use 相关在有正常定向路径时通常仍需 ()。
A. 0 个暂停周期 B. 1 个暂停周期 C. 2 个暂停周期 D. 清空整条流水线
7. 二位动态分支预测器优于一位预测器的主要原因是 ()。
A. 能存储分支目标地址 B. 需要连续两次相反结果才改变强预测方向 C. 可以消除所有分支开销 D. 不需要 BTB
8. 组相联 Cache 中，地址的 Index 字段用于 ()。
A. 选择组 B. 选择块内字节 C. 与标记字段比较 D. 判断脏位
9. 写回 Cache 中，脏块替换时需要 ()。
A. 直接丢弃 B. 先写回低层存储器再装入新块 C. 只修改有效位 D. 只更新 TLB
10. RAID 5 相比 RAID 4 的主要改进是 ()。
A. 使用镜像 B. 使用双校验 C. 将校验信息分布到所有磁盘以减少校验盘热点 D. 不使用条带

2. 简答题

[24 分]

1. 用不超过 120 字区分“计算机系统结构”“计算机组成/微体系结构”和“硬件实现”。
2. 简述提高指令级并行性的两条技术路线：时间重叠与资源重复。请分别举一个本课程中的例子。
3. 写出 CPU 执行时间的经典公式，并说明 Instruction Count、CPI、Clock Cycle Time

分别主要受哪些因素影响。

4. Cache 层次和虚拟存储层次都利用局部性，但二者的设计目标和管理主体不同。请比较二者的目的、块大小、失效处理和管理方式。
5. 说明监听式 Cache 一致性协议与目录式 Cache 一致性协议的基本思想，并指出二者适用规模上的差异。
6. 为什么多进程技术通常能提高系统吞吐率，却不一定减少单个 I/O 请求的响应时间？

二、量化设计与性能分析

3. CPI、MIPS 与 Amdahl 定律

[18 分]

某 2.5GHz 处理器执行一个测试程序，指令类型、执行数量与平均 CPI 如下表。

指令类型	执行数量	平均 CPI	说明
整数 ALU	4.0×10^8	1	普通整数运算
Load/Store	1.5×10^8	2	访存指令
条件分支	8.0×10^7	3	包含分支损失
浮点运算	2.0×10^7	6	FP 指令

- (1) 求该程序的有效 CPI、MIPS 和程序执行时间。
- (2) 若通过硬件优化使浮点运算部分执行时间加速 4 倍，整体加速比是多少？
- (3) 若通过存储系统优化使 Load/Store 部分执行时间加速 2 倍，整体加速比是多少？
- (4) 若上述两种优化同时采用，整体加速比是多少？

4. “局部优化”与系统加速比

[14 分]

某系统有三个可改进部件 A、B、C。原执行时间中，A 占 25%，B 占 35%，C 占 20%，其余部分不可改进。A、B、C 的局部加速比分别为 10、4、2。

- (1) 只改进 A 时系统加速比是多少？
- (2) 同时改进 A 和 B 时系统加速比是多少？
- (3) 同时改进 A、B、C 后，新的执行时间中“不可改进部分”占总执行时间的比例是多少？
- (4) 由本题说明为什么“局部加速比很大”不一定带来很高的系统加速比。


三、流水线技术

5. 多功能流水线时空图与性能指标

[20 分]

有一条动态多功能流水线由 5 段组成。加法使用第 1、3、4、5 段，乘法使用第 1、2、5 段；第 2 段时间为 $2\Delta t$ ，其余各段时间均为 Δt 。流水线输出可以直接返回输入端或暂存于相应流水寄存器中。现计算

$$Y = (A_1 + B_1)(A_2 + B_2) + (A_3 + B_3)(A_4 + B_4).$$



- (1) 给出一种尽量减少功能切换和等待的计算调度策略。
- (2) 画出动态调度的时空图。
- (3) 计算吞吐率、加速比和效率。效率按“实际被占用的段-时间面积 / 总段-时间面积”计算。

6. 单功能非线性流水线调度

[12 分]

某 5 段单功能非线性流水线预约表如下，横向为时钟拍，纵向为功能段，所有段执行时间均为 Δt 。

	1	2	3	4	5	6	7
S1	✓						✓
S2		✓			✓		
S3			✓	✓			
S4				✓			✓
S5					✓	✓	

- (1) 求禁止表 F 和初始冲突向量 C_0 。
- (2) 画出状态转移图。
- (3) 分别求允许不等时间间隔调度和等时间间隔调度的最优策略及最大吞吐率。
- (4) 若连续输入 10 个任务，分别求两种策略的实际吞吐率与加速比。

7. MIPS 流水线相关、定向与延迟槽调度

[18 分]

在经典五级 MIPS 流水线 IF、ID、EX、MEM、WB 上执行如下循环。 $R3$ 的初始值为 $R2 + 800$ ，所有访存均命中 Cache，一个周期内对同一寄存器的写和读可以通过寄存器文件定

向完成。

```
LOOP: LW R1, 0(R2)
      ADDI R1, R1, #1
      SW R1, 0(R2)
      ADDI R2, R2, #8
      SUB R4, R3, R2
      BNZ R4, LOOP
```



- (1) 没有 ALU/MEM 到 EX/MEM 的定向硬件时, 采用排空流水线处理分支, 求整个循环所需时钟周期数。
- (2) 有正常定向路径时, 采用预测分支失败策略处理分支, 求整个循环所需时钟周期数。
- (3) 有正常定向路径且采用单周期延迟分支, 请重排循环指令, 不能增加指令条数, 必要时可修改存储偏移量, 并求总时钟周期数。

四、指令级并行与分支预测

8. BTB 分支预测 CPI

[12 分]


某长流水线只对条件分支使用 BTB。条件分支占全部指令的 12%，无分支时基本 CPI 为 1。BTB 命中率为 85%，BTB 命中时预测精度为 92%；预测错误开销为 6 个周期，BTB 不命中且实际为转移时的开销为 3 个周期。假设不在 BTB 中的条件分支有 50% 实际转移。

- (1) 求程序执行 CPI。
- (2) 若 BTB 命中率提升到 95%，其他条件不变，求 CPI。
- (3) 与固定 2 个周期分支延迟的处理方法相比，哪一种更快？

9. 超标量、VLIW 与超流水线时空图

[12 分]

设指令流水线由取指、译码、执行 3 个部件构成，每个部件耗时 Δt 。连续执行 18 条相互独立指令。分别考虑：标量流水线、ILP=3 的超标量处理机、ILP=3 的超长指令字处理机、3 倍超流水线处理机。



- (1) 画出四种处理方式的时空图或给出等价的分组时序说明。
- (2) 分别计算后三种相对标量流水线的加速比。
- (3) 说明超标量和 VLIW 在“硬件动态调度”与“编译器静态调度”上的差异。

五、存储层次与 Cache

10. Cache 地址划分、映像与 AMAT

[18 分]

某机器使用 32 位物理地址，数据 Cache 容量为 64KB，4 路组相联，块大小 64B，采用 LRU 替换。



- (1) 求 Offset、Index、Tag 各需要多少位。
- (2) 对块号访问序列 0, 256, 512, 768, 0, 1024, 256, 512, 768, 0, 在上述 4 路组相联 Cache 中求命中次数和失效次数。所有这些块映射到同一组。
- (3) 若改为直接映像 Cache，其他条件不变，上述访问序列的命中次数是多少？
- (4) 若 L1 命中时间为 1ns，L1 失效率 4%；L2 命中时间 8ns，L2 局部失效率 30%；主存失效开销 80ns，求平均访存时间 AMAT。

11. 写直达与写回的主存带宽使用

[14 分]

某 Cache 命中率为 92%，块大小为 4 个字，CPU 发出的访存请求中 25% 为写访问，写失效时采用写分配法。主存每次事务只能读或写一个字。若采用写回法，在任意时刻 Cache 中 40% 的块为脏块。

- (1) 采用写直达 Cache 时，一次访存请求平均导致多少次实际主存事务？
- (2) 采用写回 Cache 时，一次访存请求平均导致多少次实际主存事务？
- (3) 若 CPU 访存请求速率为 10^9 字/秒，主存最大事务能力为 10^9 字/秒，分别求两种策略的平均带宽使用比例。

12. Cache 不命中、写回与 TLB 对 CPI 的影响

[20 分]

某处理器在 100% 命中内部 Cache 且 TLB 理想时 CPI 为 1.4。统一 Cache 采用写回法，20% 指令为访存指令。Cache 块大小为 64B，主存物理分布在 8 个独立存储体上，每个存储体固定准备时间 32 个周期；内存总线传输率为 8B/周期，8 个存储体能通过总线并行向处理器传输数据。Cache 中 50% 的块为脏块。64KB 直接映像统一 Cache 与 128KB 直接映像统一 Cache 的不命中率分别为 1.5% 和 1.0%。

- (1) 在理想 TLB 情况下，分别计算两种 Cache 机器的实际 CPI。

- (2) 若在 Cache 不命中访问地址时，有 0.2% 的地址不在 TLB 中，TLB 不命中额外开销为 40 个周期，且 TLB 不影响 Cache 命中率，分别计算两种 Cache 机器的实际 CPI。
- (3) 解释为什么更大的 Cache 未必总能提高最终性能。

六、I/O、可靠性与 RAID

13. 串并联系统可靠性与 MTTF

[12 分]


某不可中断存储子系统由 12 块磁盘、1 个控制器、1 个电源、1 个风扇和 1 根连接线串联组成。各部件寿命服从指数分布且故障独立。单块磁盘 MTTF 为 1,200,000 小时，控制器 MTTF 为 600,000 小时，电源与风扇 MTTF 均为 300,000 小时，连接线 MTTF 为 1,000,000 小时。

- (1) 写出系统总失效率。
- (2) 求系统 MTTF。
- (3) 若 MTTR 为 8 小时，求系统可用性。

14. RAID 10 可靠性框图

[12 分]

某 RAID 10 系统由 6 个磁盘组成，先两两镜像，再在 3 个镜像组之间条带化；系统采用双阵列控制器和双通道适配器，任一控制器失效不影响系统，任一通道适配器失效也不影响系统。已知控制器可靠度 $R_c = 0.92$ ，通道适配器可靠度 $R_h = 0.96$ ，单盘可靠度 $R_d = 0.97$ 。



- (1) 根据上述结构画出可靠性等效框图或写出等效串并联关系。
- (2) 写出系统可靠度 R 的表达式。
- (3) 计算 R ，保留四位小数。

七、互连网络

15. 互连函数、静态网络度与直径

[18 分]


设有 32 个处理器，编号为 0 到 31，用 5 位二进制表示。

- (1) 对 $x = 18$ ，分别计算 $Cube_3(x)$ 、 $Cube_0(x)$ 、均匀洗牌 $\sigma(x)$ 、逆均匀洗牌 $\sigma^{-1}(x)$ 、蝶式函数 $\beta(x)$ 、反位序函数 $\rho(x)$ 、 $PM2_{+2}(x)$ 、 $PM2_{-4}(x)$ 。
- (2) 用 $Cube_0$ 与均匀洗牌函数构成单级混洗-交换网络。网络直径是多少？
- (3) 单级 $PM2I$ 网络中，结点度是多少？网络直径是多少？与 2 号处理器距离最大的处理器有哪些？

16. Omega 网络路由与阻塞分析

[16 分]

Omega 网络又称多级混洗-交换网络。考虑 $N = 8$ 的三级 Omega 网络，每级有 4 个 2×2 开关，级间采用均匀洗牌连接。处理器 i 的输出端连接输入端 i ，输出端 j 连接处理器 j 。



灰线表示级间均匀洗牌连接的示意

- (1) Omega 网络的开关模块通常采用什么控制方式？级间互连采用什么连接方式？
- (2) 若采用源地址与目的地址异或寻径法，分析置换

$$\pi = (0)(1, 2)(3)(4)(5, 6)(7)$$

能否无阻塞完成传输。要求给出发生冲突的级和开关，或说明为什么没有冲突。

- (3) 若 $N = 16$ ，Omega 网络需要多少级、多少个 2×2 开关？

八、多处理器与一致性

17. Amdahl 定律与远程访问开销

[10 分]

- (1) 希望用 64 个处理器获得 40 倍加速。根据 Amdahl 定律，原程序串行部分最多可占多少比例？
- (2) 某 16 处理器共享存储系统中，远程存储器访问时间为 200ns。除远程访问外均命中本地存储器。处理器频率为 2GHz，基本 CPI 为 1，0.5% 的指令需要远程访问且发出远程请求时本处理器挂起。只有本地访问的机器比有远程访问的机器快多少倍？

18. 写作废一致性协议与同步性能

[6 分]

三个处理器 P_1, P_2, P_3 采用监听式写作废、写回 Cache 一致性协议，初始时各 Cache 中均无块 X ，主存 $X = 0$ 。考虑下列访问序列：

$P_1 : \text{read } X; \quad P_2 : \text{read } X; \quad P_1 : \text{write } X = 1; \quad P_3 : \text{read } X; \quad P_2 : \text{write } X = 2.$

- (1) 按 MSI 思想给出每步后三个 Cache 中 X 的状态变化。
- (2) 为什么自旋锁在处理器数很多或临界区很短但竞争激烈时会显著增加互连网络流量？

参考答案与解析

一、基础概念与定性判断

1. 单项选择：1-C, 2-C, 3-B, 4-B, 5-B, 6-B, 7-B, 8-A, 9-B, 10-C。

2. 简答要点：

1. 系统结构偏向程序员可见的抽象和功能行为，如 ISA、寻址、异常和 I/O 语义；组成或微体系结构关注如何实现 ISA，如流水线、Cache、乱序执行；硬件实现关注逻辑、电路、版图和工艺。
2. 时间重叠：将同一任务分段并重叠执行，如指令流水线。资源重复：复制功能部件或执行通路以同时处理多个任务，如超标量多发射、多体存储器、多处理器。
3. $CPU\ Time = IC \times CPI \times Clock\ Cycle\ Time$ 。IC 受算法、编译器和 ISA 影响；CPI 受 ISA 与微体系结构影响；周期时间受微体系结构关键路径和工艺影响。
4. Cache-主存层次弥补主存速度不足，块几十到几百字节，主要硬件管理，失效时 CPU 通常等待；主存-辅存层次弥补主存容量不足，页通常 KB 级，主要由 OS 管理，缺页可切换进程。
5. 监听式协议通过共享总线/广播让各 Cache 监听事务，适合中小规模共享总线系统；目录式协议在目录中记录块共享者并点对点发送一致性消息，适合较大规模或分布式共享存储系统。
6. 多进程可在某进程等待 I/O 时运行其他进程，提高设备和 CPU 利用率；但单个 I/O 的服务时间由排队、寻道、传输、控制器和设备延迟决定，多进程不必然缩短它。

二、量化设计与性能分析

3. 总指令数:

$$IC = (4.0 + 1.5 + 0.8 + 0.2) \times 10^8 = 6.5 \times 10^8.$$

总周期数:

$$C = (4.0 \times 1 + 1.5 \times 2 + 0.8 \times 3 + 0.2 \times 6) \times 10^8 = 10.6 \times 10^8.$$

有效 CPI:

$$CPI = \frac{10.6}{6.5} = 1.6308.$$

MIPS:

$$MIPS = \frac{2500}{1.6308} \approx 1533.$$

执行时间:

$$T = \frac{1.06 \times 10^9}{2.5 \times 10^9} = 0.424s.$$

浮点部分时间比例为 $1.2/10.6 = 0.1132$, 浮点加速 4 倍:

$$S_{FP} = \frac{1}{(1 - 0.1132) + 0.1132/4} = 1.0927.$$

Load/Store 部分比例为 $3.0/10.6 = 0.2830$, 加速 2 倍:

$$S_{LS} = \frac{1}{(1 - 0.2830) + 0.2830/2} = 1.165.$$

两者同时优化:

$$S = \frac{1}{1 - 0.1132 - 0.2830 + 0.1132/4 + 0.2830/2} = 1.282.$$

4. 只改进 A:

$$S_A = \frac{1}{0.75 + 0.25/10} = 1.290.$$

改进 A、B:

$$S_{AB} = \frac{1}{0.40 + 0.20 + 0.25/10 + 0.35/4} = 1.4035.$$

三者同时改进后, 新归一化时间:

$$T' = 0.20 + 0.25/10 + 0.35/4 + 0.20/2 = 0.4125.$$

不可改进部分在新总时间中的比例:

$$\frac{0.20}{0.4125} = 48.48\%.$$

结论: 系统加速比不仅取决于局部加速比, 还受该部分原始时间占比限制; 不可改进部分会在优化后成为主要瓶颈。

三、流水线技术

5. 先计算四个加法： $P_i = A_i + B_i$ ；再计算两个乘法： $Q_1 = P_1P_2, Q_2 = P_3P_4$ ；最后计算 $Y = Q_1 + Q_2$ 。一种紧凑动态调度如下表，表中数字表示任务编号：1-4 为四个加法，5-6 为两个乘法，7 为最后加法。

段/时刻	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
S1	1	2	3	4		5		6				7			
S2						5	5	6	6						
S3		1	2	3	4							7			
S4			1	2	3	4							7		
S5				1	2	3	4		5		6				7

总任务数为 7，总完成时间为 $15\Delta t$ ，因此

$$TP = \frac{7}{15\Delta t}.$$

若不用流水线，5 次加法和 2 次乘法各需 $4\Delta t$ ，总时间为 $28\Delta t$ ，加速比：

$$S = \frac{28}{15} = 1.867.$$

实际占用的段-时间面积为 $5 \times 4 + 2 \times 4 = 28$ ，总面积为 $5 \times 15 = 75$ ，效率：

$$E = \frac{28}{75} = 37.33\%.$$


6. 由预约表逐行求相邻两个勾之间的距离：

$$S_1 : 6, \quad S_2 : 3, \quad S_3 : 1, \quad S_4 : 3, \quad S_5 : 1.$$

所以禁止表

$$F = \{1, 3, 6\}, \quad C_0 = (100101).$$

状态转移图如下。



不等间隔最优循环为 $(2, 2, 5)$ ，平均启动距离为 $(2 + 2 + 5)/3 = 3$ ，最大吞吐率为

$$TP_{max} = \frac{1}{3\Delta t}.$$

等间隔最优策略为 (4) ，最大吞吐率为

16

四、指令级并行与分支预测

8. 分支额外 CPI 为

$$0.12 \times (0.85 \times 0.08 \times 6 + 0.15 \times 0.50 \times 3) = 0.07596.$$

所以

$$CPI = 1 + 0.07596 = 1.07596.$$

若 BTB 命中率为 95%:

$$CPI = 1 + 0.12 \times (0.95 \times 0.08 \times 6 + 0.05 \times 0.50 \times 3) = 1.06372.$$

固定 2 周期分支延迟:

$$CPI = 1 + 0.12 \times 2 = 1.24.$$

BTB 方法更快。

9. 标量三段流水线执行 18 条指令:

$$T_s = (3 + 18 - 1)\Delta t = 20\Delta t.$$

ILP=3 的超标量处理机每周期最多发射 3 条, 18 条指令分成 6 组:

$$T_{SS} = (3 + 6 - 1)\Delta t = 8\Delta t, \quad S_{SS} = 20/8 = 2.5.$$

VLIW 由编译器将 18 条独立指令打包成 6 条长指令, 理想情况下:

$$T_{VLIW} = 8\Delta t, \quad S_{VLIW} = 2.5.$$

3 倍超流水线每隔 $\Delta t/3$ 启动一条指令, 单条指令仍需 $3\Delta t$ 完成, 18 条指令总时间:

$$T_{SP} = 3\Delta t + 17 \times \frac{\Delta t}{3} = \frac{26}{3}\Delta t \approx 8.667\Delta t, \quad S_{SP} = \frac{20}{26/3} = 2.308.$$

超标量依赖硬件动态检查相关、发射和调度; VLIW 主要依赖编译器静态打包, 硬件相对简单, 但对编译器和二进制兼容性要求高。

五、存储层次与 Cache

10. 块大小 64B, 故 Offset 位数:

$$\log_2 64 = 6.$$

Cache 块数:

$$64KB/64B = 1024.$$

4 路组相联, 组数:

$$1024/4 = 256,$$

Index 位数为 8。Tag 位数:

$$32 - 8 - 6 = 18.$$

块号序列全部映射到同一组。4 路 LRU 过程: 前四个 0, 256, 512, 768 均失效并填满 4 路; 第 5 次访问 0 命中; 访问 1024 时替换 LRU 的 256; 之后 256、512、768、0 均因连续替换而失效。故命中 1 次, 失效 9 次。

直接映像时这些块也映射到同一行, 且相邻访问块不同, 整个序列无命中, 命中次数为 0。

AMAT:

$$AMAT = 1 + 0.04 \times (8 + 0.30 \times 80) = 1 + 0.04 \times 32 = 2.28ns.$$

11. 访问概率: 读命中 $0.75 \times 0.92 = 0.69$; 写命中 $0.25 \times 0.92 = 0.23$; 读失效 $0.75 \times 0.08 = 0.06$; 写失效 $0.25 \times 0.08 = 0.02$ 。

写直达: 读命中 0 次主存事务, 写命中 1 次, 读失效调入 4 个字需 4 次, 写失效先调入 4 个字再写直达 1 次, 共 5 次:

$$N_{WT} = 0.69 \times 0 + 0.23 \times 1 + 0.06 \times 4 + 0.02 \times 5 = 0.57.$$

带宽使用比例为 57%。

写回: 命中不访问主存; 失效时若替换干净块需读入 4 次, 若替换脏块需写回 4 次再读入 4 次, 共 8 次:

$$N_{WB} = 0.08 \times (0.60 \times 4 + 0.40 \times 8) = 0.448.$$

带宽使用比例为 44.8%。

12. 一次块传输主存开销: 固定准备 32 周期, 加上传输 $64/8 = 8$ 周期, 共 40 周期。写回且 50% 块为脏, Cache 失效平均需要

$$P = 0.5 \times 40 + 0.5 \times (40 + 40) = 60$$

周期。统一 Cache 每条指令平均访问次数为 $1 + 0.2 = 1.2$ 。

理想 TLB:

$$CPI = 1.4 + 1.2 \times MissRate \times 60 = 1.4 + 72 \times MissRate.$$

64KB:

$$CPI = 1.4 + 72 \times 0.015 = 2.48.$$

128KB:

$$CPI = 1.4 + 72 \times 0.010 = 2.12.$$

实际 TLB: 每次块访问额外期望 TLB 开销为 $0.002 \times 40 = 0.08$ 周期, 平均失效开销

六、I/O、可靠性与 RAID

13. 串联系统总失效率为各部件失效率之和：

$$\lambda = 12 \times \frac{1}{1,200,000} + \frac{1}{600,000} + \frac{1}{300,000} + \frac{1}{300,000} + \frac{1}{1,000,000}.$$

$$\lambda = 1.0 \times 10^{-5} + 1.6667 \times 10^{-6} + 3.3333 \times 10^{-6} + 3.3333 \times 10^{-6} + 1.0 \times 10^{-6} = 1.93333 \times 10^{-5}.$$

$$MTTF = \frac{1}{\lambda} \approx 51724.1 \text{ 小时}.$$

可用性：

$$A = \frac{MTTF}{MTTF + MTTR} = \frac{51724.1}{51724.1 + 8} = 0.999845.$$

14. 两个控制器为并联系统，可靠度 $1 - (1 - R_c)^2$ ；两个通道适配器并联，可靠度 $1 - (1 - R_h)^2$ ；每个镜像组两个磁盘并联，可靠度 $1 - (1 - R_d)^2$ ；三个镜像组条带化后等效串联，因此磁盘部分为 $[1 - (1 - R_d)^2]^3$ 。

$$R = [1 - (1 - R_c)^2][1 - (1 - R_h)^2][1 - (1 - R_d)^2]^3.$$

代入：

$$R = [1 - 0.08^2][1 - 0.04^2][1 - 0.03^2]^3 = 0.9893.$$

七、互连网络

15. $18 = 10010_2$ 。按最低位为第 0 位：

$$Cube_3(10010_2) = 11010_2 = 26, \quad Cube_0(10010_2) = 10011_2 = 19.$$

均匀洗牌为循环左移：

$$\sigma(10010) = 00101_2 = 5.$$

逆均匀洗牌为循环右移：

$$\sigma^{-1}(10010) = 01001_2 = 9.$$

蝶式函数交换最高位和最低位：

$$\beta(10010) = 00011_2 = 3.$$

反位序：

$$\rho(10010) = 01001_2 = 9.$$

PM2I：

$$PM2_{+2}(18) = (18 + 2^2) \bmod 32 = 22,$$

$$PM2_{-4}(18) = (18 - 2^4) \bmod 32 = 2.$$

$N = 32 = 2^5$ ，单级混洗-交换网络直径为

$$D = 2n - 1 = 2 \times 5 - 1 = 9.$$

单级 PM2I 网络共有 $PM2_{\pm i}$ ，但 $+0$ 和 -0 相同，所以结点度

$$d = 2n - 1 = 9.$$

其直径为

$$D = \lceil n/2 \rceil = 3.$$

与 2 号处理器距离最大的处理器为 13、15、21、23。

16. Omega 网络通常由 2×2 开关构成，开关可处于直连、交换等状态；级间互连采用均匀洗牌连接。 $N = 8$ 时共有 $\log_2 8 = 3$ 级，每级 4 个开关。

置换 $\pi = (0)(1, 2)(3)(4)(5, 6)(7)$ 表示 $0 \rightarrow 0, 1 \rightarrow 2, 2 \rightarrow 1, 3 \rightarrow 3, 4 \rightarrow 4, 5 \rightarrow 6, 6 \rightarrow 5, 7 \rightarrow 7$ 。用目的地址最高位或等价的源-目的异或高位决定第一级输出方向时，第一级第 0 个开关的两个输入 0 和 1 分别要到 0 和 2，它们目的地址最高位均为 0，因此都请求同一输出端，发生冲突。同理，第一级其他若干开关也会出现同向输出竞争。因此该置换不能在一次无阻塞传输中完成。

若 $N = 16$ ，级数为 $\log_2 16 = 4$ ；每级 $16/2 = 8$ 个 2×2 开关，总开关数为

$$8 \times 4 = 32.$$

八、多处理器与一致性

17. 设串行比例为 f ，并行比例为 $1 - f$ 。Amdahl 定律：

$$40 = \frac{1}{f + (1 - f)/64}.$$

解得：

$$f = \frac{1/40 - 1/64}{63/64} = 0.009524 \approx 0.952\%.$$

所以串行部分最多约为 0.952%。

远程访问开销：2GHz 时钟周期为 0.5ns，200ns 等于

$$200/0.5 = 400$$

个周期。实际 CPI：

$$CPI = 1 + 0.005 \times 400 = 3.$$

只有本地访问时 CPI 为 1，因此只有本地访问的机器速度是有远程访问机器的

$$3/1 = 3$$

倍。

18. 按 MSI 思想：

操作后	P_1	P_2	P_3
初始	I	I	I
P_1 read X	S	I	I
P_2 read X	S	S	I
P_1 write X=1	M	I	I
P_3 read X	S	I	S
P_2 write X=2	I	M	I

其中 P_3 读 X 时， P_1 的 M 态块需要向外提供最新值，并通常降级为 S；最后 P_2 写入时作废其他共享副本。

自旋锁竞争激烈时，多个处理器会反复读取或原子修改同一同步变量。写作废协议会导致锁变量所在 Cache 块在多个 Cache 之间频繁迁移、作废和重新获取，形成总线/互连网络热点，增加一致性流量和等待时间。