MREQ – sygnał żądania dostępu do pamięci memory request; RD odczyt; WR zapis do pamięci

Memory Configuration A

0x0000

Internal memory

Lower sector

SRW01

SRW00

Upper sector


SRW11

SRW10

0xFFFF

SRW – rejestry sterujące – odpowiedzialne za ustawianie sygnałów *waitstate'ów* SRL decyduje "o pozycji kreseczki dzielącej"

Taka konfiguracja (poniżej) daje nam możliwość skorzystania z mechanizmów adresowania, które są wbudowane w kontroler.



AD – multipleksowana magistrala *adres/dane*

ALE – adres latch enable – do zatrzaskiwania w rejestrze. Rejestr zatrzaskuje młodszy bajt adresu.(rej: 373)

Proces: CPU wystawia na magistrali 8 młodszych bitów na


AD na A wystawia 8 starszych bitów adresu. Gdy się pojawią te młodsze to po chwili pojawia się sygnał ALE. Jak jest sygnał zatrzaśnięty to magistrala działa jako magistrala danych D.

Adres zatrzaśnięty: Albo pojawia się dana i po wystawieniu danej pojawia się sygnał WR. Albo pojawia się RD, który spowodować ma odczyt zawartości pamięci i dane które pojawią się w SRAM, dane zostaną w następnym cyklu zatrzaśnięte w *jakimś tam* rejestrze.

Chcąc podłączyć pamięć na pełnej magistrali danych, decydujemy się na poświęcenie 19 pinów.

Nie powinnyśmy zostawiać wejść wiszących w powietrzu. Jest to niebezpieczne dla układów cmosowych/unipolarnych. Bo impedancja wejściowa jest na tyle duża, że jakiekolwiek ładunki statyczne w okolicy wejścia będą powodowały pływanie tego wejścia i będą działy się rzeczy dziwne Buskeepery pozwalają zdefiniować stan 1 lub 0 na wejściu. (str 29 w dokumentacji). **

Dostęp do pamięci: ZAPIS I ODCZYT bez waitstate'ów – cykl zapisu albo odczytu trwa jeden takt zegarowy T3



BD


A15:8 – starszy bajt magistrali adresowej, DA7:0 – magistrala adresowa/danych

multipleksowana

ALE – adres latch enable.

XMBK = 0 - buskeeper OFF

XMBK = 1 - nuskeeper ON



Poniżej: Dostęp do pamięci: ZAPIS I ODCZYT z waitstate'ami. Początek taki sam. Pamięć ma więcej czasu na to żeby

> dokonać zdekodowania i odczytania informacji. Poniżej cykle trwają przez 2 okresy T3 i T4. (Może być więcej

okresów) - dokumentacja