

Aluno: Nycksandro Lima dos Santos
Matricula: 22351228
Turma: CB01

Arquitetura de Computadores: Segunda Atividade de Cache

1. Considere a seguinte configuração e responda:

S-7c8,L-38c,S-7c8,S-69,S-7c8,L-5eb,L-141,L-4b9,S-686,S-7c8,S-691,L-64c,S-7c8,S-171,L-e6,S-7c8,L-4b9,L-74f,S-7c8,L-4de,L-2d2,L-141,L-2d2,L-20,L-24b,L-7c8,L-5eb,L-24b,L-77d,L-26c,L-69,L-322,L-49a,L-81,L-38c,L-31f,L-5d5,L-b3,L-7c8.

Cache Size: 32, Memory Size: 2048, offset bit: 1, replacement: fifo, write back, write on allocate, simulador de 4 vias.

- a) Realize a simulação com write on allocate e depois com write around. Qual os misses rates encontrados? Qual política teve o melhor resultado (explique o motivo)?

R=

ParaCache Direct Mapped Cache Fully Associative Cache 2-Way SA 4-Way SA Cache Type Analysis Virtual Memory Knowledge Base

Replacement Policies
☒ FIFO ☐ LRU ☐ Random

Write Policies
☒ Write Back ☐ Write Through
☒ Write On Allocate ☐ Write Around

Cache Size (power of 2) 32
Memory Size (power of 2) 2048
Offset Bits 1
Reset Submit

Instruction
Load (in hex#) []
List of next 10 instructions []
Run Simulation Submit

Information
The cycle has been completed.
Please submit another instructions

Next Fast Forward

Statistics
Hit Rate : 28%
Miss Rate : 72%
List of Previous Instructions :
• Store 7C8 [Miss]
• Load 38C [Miss]
• Store 7C8 [Hit]
• Store 26 [Hit]

4-WAY SET ASSOCIATIVE CACHE

Instruction Breakdown

11111001	00	0
8 bit	2 bit	1 bit

Memory Block

B. 3E4 W. 0	B. 3E4 W. 1
B. 3E5 W. 0	B. 3E5 W. 1
B. 3E6 W. 0	B. 3E6 W. 1
B. 3E7 W. 0	B. 3E7 W. 1
B. 3E8 W. 0	B. 3E8 W. 1
B. 3E9 W. 0	B. 3E9 W. 1

Cache Table

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	4	B. 10 W. 0 - 1	0
1	1	93	B. 24D W. 0 - 1	0
2	1	ba	B. 2EA W. 0 - 1	0
3	1	63	B. 18F W. 0 - 1	0

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	d	B. 34 W. 0 - 1	0
1	1	16	B. 59 W. 0 - 1	0
2	1	c9	B. 326 W. 0 - 1	0
3	1	1c	B. 73 W. 0 - 1	0

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	10	B. 40 W. 0 - 1	0
1	1	49	B. 125 W. 0 - 1	0
2	1	ef	B. 38E W. 0 - 1	0
3	1	e9	B. 3A7 W. 0 - 1	0

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	19	B. 3E4 W. 0 - 1	0
1	1	64	B. 191 W. 0 - 1	0
2	1	4d	B. 136 W. 0 - 1	0
3	1	9b	B. 26F W. 0 - 1	0

Figura 01- Simulação com a política de escrita Write on Allocate. Questão 01, alternativa a).




Figura 02 - Simulação com a política de escrita Write Around. Questão 01, alternativa a).

A política de escrita Write On Allocate obteve 72% de Miss Rate, enquanto a política de escrita Write Around obteve 82% de Miss Rate. A Write On Allocate obteve menos Cache Miss e isso se deve a essa política de carregar o dado para a cache quando há um miss de store, permitindo um cache hit ao consultar esse dado novamente em um store futuro (a Write Around não faz isso, ele atualiza diretamente sem carregar o dado na cache e isso causa mais cache miss quando for consultar esse endereço em stores futuros).

- b) Em que situações Write Around é a política mais adequada? e a Write On Allocate?
- R= A Write Around é mais adequada quando não há tantos stores de um mesmo dado (por exemplo o 686, que aparece somente uma vez), já que não será consultado na cache com frequência e também não precisará carregar o dado para cache. Já o Write on Allocate é a mais adequada quando o dado precisa ser consultado diversas vezes (exemplo o 7c8), sendo carregada na cache e permitindo o Cache hit quando for consultada de novo para um novo store desse dado.

- c) Realize a simulação com write on allocate e depois com write around, mas agora com o simulador de 2 vias. Qual os misses rates encontrados? Qual política teve o melhor resultado (explique o motivo)? Como esses resultados se comparam com o de 4 vias? Monte uma tabela comparativa.

R= A política de escrita Write On Allocate obteve 72% de Miss Rate, enquanto a política de escrita Write Around obteve 85% de Miss Rate. A política Write On Allocate se saiu melhor com esse conjunto de dados, uma vez que há muitos stores de mesmo endereço (por exemplo o 7c8), semelhante ao que ocorre com o simulador de 2 vias. Comparando os resultados do de 2 vias com o de 4 vias, podemos perceber que a política Write on Allocate apresentou a mesma porcentagem de Miss Rate (devido ao comportamento do conjunto de dados e o comportamento da política de carregar o dado na cache), enquanto o Write Around apresentou uma aumento de 3% no Miss Rate (provavelmente devido a colisões). Em suma, é possível afirmar que houve resultados semelhantes para as duas vias.




Figura 03- Simulação com a política de escrita Write on Allocate (2 vias). Questão 01, alternativa c).




Figura 04 - Simulação com a política de escrita Write Around (2 vias). Questão 01, alternativa c).

Política de escrita (4 vias)	Miss Rate (%)	Hit Rate (%)
Write on Allocate	72	28
Write on Around	82	18
Política de escrita (2 vias)	Miss Rate (%)	Hit Rate (%)
Write on Allocate	72	28
Write on Around	85	15

Tabela 01- Relação entre Políticas de escrita, Miss Rate e Hit Rate com 2 e 4 vias. Questão 01, alternativa c).

2. Considere a seguinte configuração, fazendo operações de LOAD, e responda:
7c8,38c,7c8,69,7c8,5eb,141,4b9,686,7c8,691,64c,7c8,171,e6,7c8,4b9,74f,7c8,4de,2d2,141,2d2,20,24b,7c8,5eb,24b,77d,26c,69,322,49a,81,38c,31f,5d5,b3,7c8.

Cache Size: 32, Memory Size: 2048, offset bit: 1, replacement: fifo, write back, write on allocate, simulador de 4 vias.

- a) Variando o off-set bit entre 1,2,3, é possível observar alguma tendência? Se sim, qual?

R= Sim, é possível, quanto maior o Offset, maior é o Miss Rate.

Offset	Miss Rate (%)	Hit Rate (%)
1	72	28
2	79	21
3	85	15

Tabela 02- Relação entre Offsets, Miss rate e Hit rate (4 vias). Questão 02, alternativa a).

- b) É possível utilizar off-set bit com valor 4? Se não, explique.

R= Não, não é possível, uma vez que estamos utilizando o simulador de 4 vias e necessitamos de pelo menos uma linha para cada via para poder mapear os endereços na cache (Index bits = 0).

Para calcular a maior quantidade de Offset possível com Memória Cache = 32, sabendo que o número mínimo de Index bits = 0 utilizamos a seguinte forma: $\log_2((\text{tamanho da cache}/(2^{\text{Offset}}))/4)$ (divide o denominador por 4 pois são 4 vias). Sendo tamanho da cache = 32, e a quantidade mínima de Index bits = 0, montamos a equação $\log_2(32/2^x/4) = 0$.

Agora, resolvendo a equação teremos:

1. $\log_2((32/2^x)/4) = 0 \rightarrow$ (simplificando)
2. $2^0 = 32/2^x/4 \rightarrow (\log_b(a) = c \rightarrow b^c = a)$
3. $4 = 32/2^x \rightarrow$ (simplificando denovo)
4. $2^x + 2^2 = 2^5 \rightarrow$ (simplificando denovo)
5. $x+2 = 5 \rightarrow$ (obtendo os impotentes para resolver)
6. $x = 3 \rightarrow$ (resolvendo a equação)

Dessa forma, o maior Offset possível para uma memória cache de 32 é de 3 bits.

Substituindo para verificar, $\log_2((32/8)/4) = \log_2(1) = 0$.

- c) Realize a simulação utilizando o simulador de 2 vias. Como os resultados se comparam?

R= Para Offset = 1, ambos simuladores obtêm 72% de Miss Rate, para Offset = 2, o simulador de 2 vias obtém um Miss rate 2% menor, já para Offset = 3, quem se sai melhor é o simulador de 4 vias, que obtém 5 % a menos de Miss Rate. Em suma, é possível observar que para Offset = 1 e 2, obtivemos um resultado relativamente parecido, e para Offset = 3 já é possível observar uma diferença maior no Miss Rate (positivamente para o simulador de 4 vias).

Offset	Miss Rate (%)	Hit Rate (%)
1	72	28
2	77	23
3	90	10

Tabela 03- Relação entre Offsets, Miss rate e Hit rate. Questão 02, alternativa c).