
一、設計原理


1. Behavioral

輸入訊號設為 signed,用 Sel 判斷需要進行加法還是減法。



2. Structural

先用 Sel 判斷 In_2 是要維持原本的數或是換成 2 的補數+ $1(In_1 - In_2 = In_1 + In_2$ 的 2 補數 + 1),再利用 1 個半加器、29 個全加器串接而成。 1 個半加器:因第 0 個 bit 不需要加上進位的值,使用半加器就可以了。



二、模擬結果



三、問題討論

Behavioral 的模擬時間會比 Structural 的快很多,因為 Behavioral 寫法可以由 EDA 自行選擇更快的加法器進行運算,且使用 Verilog 的有符號運算 (signed),不用再自行轉換成 2 補數。而 Structural 使用半加器、1-bit 全家器進行串接,會導致後面的答案都要先等前的進位(c_in)算出來,所以時間會比較久。