Verilog crash course

Steffen Reith, Thorsten Knoll



- Introduction
- Verilog elements
- 3 Simple circuits: Combinational
- Simple circuits: Sequential
- Selected feature: Parameterized counter
- 6 Selected feature: Preprocessor
- Selected feature: Yosys and Systemverilog

Section 1

Introduction

Introduction

Verilog was initially developed as a simulation language in 1983/1984, bought up by Cadence and freely released in 1990.

The first standardization took place in 1995 by the IEEE (Verilog 95). A newer version is IEEE Standard 1364-2001 (Verilog 2001).

- Syntax comparable to C (VHDL was started on ADA / Pascal) with compact code
- Spread in North America and Japan (less in Europe)
- Can also be used as the language for netlists
- Support from open source tools
- The majority of the ASICs are developed in Verilog.
- Less expressive than VHDL (curse and blessing)

The proximity to C and Java may lead to confusion. In Verilog, too, lines that describe a combinatorial circuit can also be replaced.

** Verilog is a hardware description language (HDL)**

This crash course is limited to a subset of synthesible language constructs in Verilog.

The aim of this selection is not commercial tools, but open-source development tools such as OpenRoad 1 or Toolchains for FPGAS, i.e. we also use some language constructs from Systemverilog, which are supported by the Yosys synthesis tool.

Steffen Reith, Thorsten Knoll Verilog crash course 5/43

¹https://theopenroadproject.org/

Literature

- Donald E. Thomas, Philip R. Moorby, The Verilog Hardware Description Language, Kluwer Academic Publishers, 2002, ISBN 978-1475775891
- Blaine Readler, Verilog by example, Full Arc Press, 2011, ISBN 978-0983497301

Contributions, mentions and license

• This course is a translated, modified and 'markdownized' version of a Verilog crash course from Steffen Reith, original in german language.

```
https://github.com/SteffenReith
```

• The initial rework (translate, modify and markdownize) was done by:

```
https://github.com/ThorKn
```

• The build of the PDF slides is done with pandoc:

```
https://pandoc.org/
```

• Pandoc is wrapped within this project:

```
https://github.com/alexeygumirov/pandoc-beamer-how-to
```

License:

GPLv3

Synthesis tool: Yosys

One should also deal with the peculiarities of the synthesis tool. The well-known open source synthesis tool Yosys writes about this

Yosys is a framework for VerilogRTLsynthesis. It currently has extensive Verilog-2005 support and provides a basic set of synthesis algorithms for various application do mains. Selected features and typical applications:

- Process almost any synthesizable Verilog-2005 design
- Converting Verilog to BLIF / EDIF/ BTOR / SMT-LIB /simple RTL Verilog / etc.
- .

Section 2

Verilog elements

Structure of a verilog module

```
module module_name (port_list);

// Definition of the interface
Port declaration

| Parameter declaration
| Parameter declaration
| Parameter declaration
| Parameter declaration
| Parameter declaration
| Parameter declaration
| Parameter declaration
| Parameter declaration
| Assignmenter declaration
| Module instanciations
| Parameter declaration
| Assignmenter declaration
| Module instanciations
| Parameter declaration de
```

Port list and port declaration can be brought together in modern verilog.

// introduces a comment.

Steffen Reith, Thorsten Knoll Verilog crash course 10/43

Example: A linear shiftregister

```
module LSFR (
     input
             wire
                    load.
     input
             wire
                    loadIt.
     input
             wire
                    enable.
      output wire
                    newBit.
     input
             wire
                    clk,
 8
             wire
     input
                    reset);
10
11
12
13
     wire
                 [17:0]
                           fsRegN:
     reg
                 [17:0]
                          fsReg;
                           taps 0. taps 1:
      wire
     reg
                           genBit:
14
15
     assign taps 0 = fsReg[0];
16
17
     assign taps 1 = fsReg[11]:
18
      always @(*) begin
19
        genBit = (taps 0 ^ taps 1);
20
        if (load|t) begin
21
22
          genBit = load:
        end
23
     end
```

```
assign newBit = fsReg[0]:
      assign fsRegN = {genBit,fsReg[17: 1]};
      always @(posedge clk) begin
        if (reset) begin
 6
7
          fsReg <= 18'h0;
       end else begin
 8
          if (enable) begin
            fsReg <= fsRegN;
10
          end
11
12
      end
13
14
     endmodule
```

input and **output** define the directions of the ports.

Constants and Operators

There are four values for a constant / signal:

- 0 or 1
- X or x (unknown)
- Z or Z (high impedance)

One can specify the width of constants:

- Hexadepimal constant with 32 bit: 32'hDEADBEEF
- Binary constant with 4 bit: 4'b1011
- For better readability you can also use underscores: 12'B1010_1111_0001

To specify the number base use

- b (binary)
- h (hexadecimal),
- o (octal)
- d (decimal)

The default is decimal (d) and the bit width is optional, i.e. 4711 is a permissible (decimal) constant.

There is an array notation:

- wire [7:0] serDat;
- reg [0:32] shiftReg;
- Arrays can be sliced to Bits:
 - serDat[3:0] (low-nibble)
 - serDat[7] (MSB).
- {serDat[7:6], serDat[1:0]} notes the concatenation.
- Bits can be replicated and converted into an array, i.e {8{serData[7:4]}} contains eight copies of the high-nibble from serDat and has a width of 32.

Arithmetic operations, relations, equivalences and negation:

- a + b, a b, a * b, a / b und a % b
- a > b, a <= b, und a >= b
- a == b und a != b,
- !(a = b)

Achtung: Kommen x oder z vor, so ermittelt der Simulator bei einem Vergleich false. Will man dies vermeiden, so existieren die Operatoren === und !==. Also gilt:

Es existieren auch boolesche Operationen wie gewohnt:

bitweise Operatoren: & (UND), | (ODER, ~ (NICHT), ^ (XOR) und auch ~ ^ (XNOR)

logische Operatoren: && (UND), || (ODER) und ! (NICHT)

Schiebeoperation: a « b (schiebe a um b Stellen nach links) und a » b (verschiebe a um b Positionen nach rechts). Eine negative Anzahl b ist nicht zulässig, leere Stellen werden mit 0 aufgefüllt.

Parameters (old style)

Um Designs leichter anpassen zu können, bietet Verilog die Verwendung von Parametern an.

```
module mux (
    in1, in2,
    sel,
    out);

parameter WIDTH = 8; // Anzahi der Bits

input [WIDTH - 1 : 0] in1, in2;
input sel;
output [WIDTH - 1 : 0] out;

assign out = sel ? in1 : in2;
endmodule
```

Instances and structural descriptions

Beschreibt man einen Schaltkreis durch seine (interne) Struktur oder soll ein Teilschaltkreis wiederverwendet werden, dann wird eine Instanz erzeugt und verdrahtet.

```
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
```

```
module xor3
23456789
              wire a,
       input wire c.
       output wire e);
       wire tmp:
       xor2 xor2 1 // Instanz 1
           .a(a).
           .b(b).
           .e(tmp)
       xor2 xor2 2 // Instanz 2
           .a(c).
           . b (tmp).
           .e(e)
    endmodule
```

16/43

Code for sequential circuits

15

Wie besprochen übernimmt ein Flipflop die Eingabe an den steigenden oder fallenden Flanken des Taktes. Dafür wird die Ereignissteuerung mit dem @-Symbol und always-Blöcken verwendet:

```
module FF (input clk.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
                     output a):
         reg q:
          alwavs @ (
                       posedge clk or
                        posedge reset)
            begin
               if (rst)
                 g <= 1'b0:
                   <= d:
       endmodule
```

Die Signalliste hinter dem @ heißt Sensitivity-List. Der reset wird synchron, wenn man or posedge reset entfernt.

Section 3

Simple circuits: Combinational

Kombinatorische Schaltkreise entsprechen reinen booleschen Funktionen und enthalten demzufolge nicht das Schlüsselwort *reg*. Es wird kein Speicher (Flipflops) erzeugt und Zuweisungen geschehen mit *assign*.

```
| module mux4to1 (in1, in2, in3, in4, sel, out);
| parameter WIDTH = 8;
| input [WIDTH - 1 : 0] in1, in2, in3, in4;
| input [1:0] sel;
| output [WIDTH - 1 : 0] out;
| assign out = (sel == 2'b00) ? in1 :
| (sel == 2'b01) ? in2 :
| (sel == 2'b10) ? in3 :
| in4;
| endmodule
```

Priority encoder

Analog zur VHDL-Version formulieren beschreiben wir den Prioritätsencoder wie folgt:

Steffen Reith, Thorsten Knoll Verilog crash course 20/43

Priority encoder (alternative version)

Für einen Prioritätsencoder kann man das don't care-Feature von Verilog verwenden.

Section 4

Simple circuits: Sequential

Synchronous design

Im Gegenteil zu kombinatorischen Schaltkreisen verwenden sequentielle Schaltkreise internen Speicher, d.h. die Ausgabe hängt nicht nur von der Eingabe ab.

Bei der synchronen Methode werden alle Speicherelemente durch einen globalen Takt kontrolliert / synchronisiert. Alle Berechnungen werden an der steigenden (und/oder) fallenden Flanke des Taktes vorgenommen.

Das synchrone Design ermöglicht den Entwurf, Test und die Synthese von großen Schaltkreisen mit marktüblichen Tools. Aus diesem Grund ist es empfehlenswert dieses Designprinzip zu erinnerlichen!

Weiterhin sollte keine (kombinatorische) Logik im Taktpfad sein, da dies zu Problemen mit der Laufzeit der Clocksignale führen kann!

Synchronous circuits

Die Struktur von synchronen Schaltkreisen ist idealisiert wie folgt aufgebaut:

TODO: Picture here

A binary counter

15

16

17

23

24

Entsprechend dem synchronen Design kann ein frei laufender Binärzähler (free running binary counter) realisiert werden:

```
module freecnt (value, clk, reset):
  parameter WIDTH = 8;
  input wire clk;
  input wire reset;
  output wire [WIDTH - 1 : 0] value:
  wire [WIDTH - 1 : 0] valN:
  reg [WIDTH - 1 : 0] val;
  always @(posedge clk) begin
   if (reset) begin // Synchron reset
     val <= {WIDTH{1'b0}}:
   end else begin
     val <= valN:
   end
  end
  assign valN = val + 1; // Nextstate logic
  assign value = val: // Output logic
endmodule
```

Synthesis result of the binary counter

TODO: Picture here

An dieser Stelle kann man genau sehen, dass das Ergebnis dem Schaubild des synchronen Designs folgt.

RTL_REG_SYNC entspricht dem Stateregister und RTL_ADD entspricht der Next State Logic.

Some remarks

Bisher verwenden wir drei Zuweisungsoperatoren:

- assign signal0 = value,
- signal2 <= value und
- signal1 = value

Die *assign*-Anweisung ist als continuous assignment bekannt und entspricht (grob) einer immer aktiven Drahtverbindung. Sie wird für Signale vom Typ *wire* verwendet und ist für *reg* (Register) nicht zulässig.

Der Operator <= heißt non-blocking assignment. Diese Zuweisung wird für synthetisierte Register verwendet, d.h. in *always*-Blöcken mit *posedge clk* in der Sensitivity-Liste.

Die Variante = heißt blocking assignment und wird für kombinatorische *always*-Blöcke verwendet. Achtung: Für Signale vom Typ *wire* nicht zulässig! Also Typ reg verwenden

A modulo counter

Entsprechend dem synchronen Design kann ein frei laufender Modulo Binärzähler (free running modulo binary counter) realisiert werden:

```
module modent (value, clk, reset, sync);
 2
       parameter WIDTH = 10.
 4
                  MODULO = 800.
 5
6
7
8
9
                  hsMin = 656.
                  hsMax = 751:
        input wire clk;
       input wire reset;
       output wire [WIDTH - 1 : 0] value;
       output wire sync:
12
13
        wire [WIDTH - 1 : 0] valN:
14
        reg [WIDTH - 1 : 0] val:
```

```
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
```

```
always @(posedge clk) begin

if (reset) begin // Synchron reset
val <= {WiDTH{1'b0}};
end else begin
val <= valN;
end

end

// Nextstate logic
assign valN = (val < MODULO) ? val + 1 : 0;

// Output logic
assign value = val;
assign sync = ((val >= hsMin) && (val <= hsMax)) ? 1 : 0;

endmodule
```

28 / 43

Synthesis result of the modulo counter

In diesem Fall sind Next State Logic und Output Logic natürlich deutlich komplizierter:

TODO: Picture here

A register file

15

16 17

18

19 20 21

22

RISC-V Prozessoren besitzen ein Registerfile mit einem besonderen Zero-Register. Lesen liefert immer eine 0 und Schreiboperationen werden ignoriert.

```
module regfile (input clk,
                input [4:0] writeAdr. input [31:0] dataIn.
                input wrEn.
                input [4:0] readAdrA, output reg [31:0] dataOutA.
                input [4:0] readAdrB. output reg [31:0] dataOutB):
  reg [31 : 0] memory [1 : 31]:
  always @(posedge clk) begin
    if ((wrEn) && (writeAdr != 0)) begin
      memory[writeAdr] <= dataIn:
    end
    dataOutA <= (readAdrA == 0) ? 0 : memory[readAdrA]:
    dataOutB <= (readAdrB == 0) ? 0 : memory[readAdrB];
  end
endmodule
```

30 / 43

Synthesis result of the register file

Das Syntheseergebnis ist dann schon etwas unübersichtlicher:

TODO: Picture here

Section 5

Selected feature: Parameterized counter

Selected feature: Parameterized counter

Die neueren Varianten von Verilog bieten eine verbesserte Version des Parameter-Features:

```
module cnt
 2
        \#(parameter N = 8.
          parameter DOWN = 0)
 4
 5
         (input clk.
          input resetN,
          input enable.
          output reg [N-1:0] out);
 9
10
          always @ (posedge clk) begin
11
12
           if (!resetN) begin // Synchron
13
             out <= 0:
14
           end else begin
15
           if (enable)
             if (DOWN)
17
              out <= out - 1:
18
            else
19
              out <= out + 1:
20
           else
21
             out <= out:
22
23
24
25
           end
          end
26
      endmodule
```

```
module doubleSum
 2
        \#(parameter N = 8)
         (input clk.
 4
         input resetN,
5
6
7
8
9
         input enable.
         output [N : 0] sum);
        wire [N - 1 : 0] val0;
        wire [N - 1 : 0] val1:
11
        // Counter 0
12
       cnt #(.N(N), .DOWN(0)) c0 (.clk(clk),
13
                                    .resetN (resetN).
14
                                   enable (enable)
15
                                   .out(val0)):
16
17
        // Counter 1
18
        cnt #(.N(N), .DOWN(1)) c1 (.clk(clk),
19
                                    .resetN (resetN).
20
                                    .enable(enable).
21
                                    .out(val1)):
22
23
        assign sum = val0 + val1:
24
25
     endmodule
```

Synthesis result of the parameterized counter

TODO: Picture here

An alternative version

Verilog bietet weiterhin eine (ältere) Möglichkeit für die Parametrisierung eines Designs:

```
module double
2
3
4
5
6
7
8
9
10
11
        \#(parameter N = 8)
         (input clk,
         input resetN.
         input enable.
         output [N : 0] sum):
        wire [N - 1 : 0] val0;
        wire [N - 1 : 0] val1:
        // Counter 0
12
        defparam c0.N = N;
13
        defparam c0.DOWN = 0;
14
15
16
        cnt c0 (.clk(clk).
                 resetN (resetN).
                 .enable(enable).
17
                 .out(val0)):
```

Diese Variante führt zum gleichen Syntheseergebnis.

Section 6

Selected feature: Preprocessor

Selected feature: Preprocessor

11 12

13 14

15

16

18

19 20

21

Verilog kennt einen Präprozessor (vgl. C/C++) mit 'define, 'include und 'ifdef. Dabei definiert ein parameter eine Konstante und 'define eine Textsubstitution.

```
'define SHIFT RIGHT
2
3
4
5
6
7
8
9
     module defineDemo (input clk. s in.
                          output s out):
        reg [3:0] regs;
        always @(posedge clk) begin // Next State Logic im always - Block
          'ifdef SHIFT RIGHT
            regs <= {s in, regs[3:1]};
         `else
            regs <= {regs[2:0], s in };
          `endif
        end
        'ifdef SHIFT RIGHT
          assign s out = regs[0]:
        `else
          assign s out = regs[3]:
        `endif
     endmodule
```

Two results of the synthesis

Durch die bedingte Synthese erhält man zwei unterschiedliche Schieberegister:

TODO: Picture here

Modularisation

Vergleichbar mit dem Include-Mechanismus von C/C++ bietet Verilog die Möglichkeit einer primitiven Modularisierung mit 'include.

Dabei ist das Tick-Symbol 'wieder der Marker für einen Präprozessor-Befehl, vergleichbar mit # bei C/C++.

Mit 'include headers_def.h können z.B. Konfigurationseinstellungen aus der Datei headers_def.h inkludiert werden. Da ein reiner Textersatz durchgeführt wird, ist die Dateiendung im Prinzip beliebig. Sinnvollerweise verwendet man .h analog zu C.

Sollte ein 'define vor einem 'include angeordnet sein, so wird der Textersatz auch im inkludierten Headerfile durchgeführt, d.h. ein 'define gilt global ab der Definition. Damit können aber vergleichbar mit C unbeabsichtige Ersetzungen passieren.

Section 7

Selected feature: Yosys and Systemverilog

Selected feature: Yosys and Systemverilog

Verfügung.

Das Open-Source Synthesetool yosys stellt einige ausgewählte Erweiterungen aus SystemVerilog zur

- Besonders interessant ist der logic-Datentyp, der Zuweisungen und reg und wire deutlich vereinfacht.
 Mit logic signed deklariert man vorzeichenbehaftete Zahlen.
- Für sequentielle Logik wurde der spezielle Block always_ff eingeführt. Für Zuweisungen werden ausschließlich non-blocking Assignments (<=) verwendet.
- Für kombinatorische Logik ersetzt always_comb das Konstrukt always @(*). In always_comb-Blöcken werden nur blocking Assignments (=) verwendet.

Another counter

16

17

Nun soll der free-running counter neu implementiert werden:

```
module freecnt2
  #(parameter WIDTH = 8)
  (input logic clk,
   input logic reset,
   output logic [WIDTH - 1 : 0] value);
  logic [WIDTH - 1 : 0] valN;
  logic [WIDTH - 1 : 0] val:
  always ff @(posedge clk) begin
    if (reset) begin // Synchron reset
      val <= {WIDTH{1'b0}};
    end else begin
      val <= valN;
    end
  end
  always comb begin
    valN = val + 1; // Nextstate logic
    value = val: // Output logic
  end
endmodule
```

Blocking and Non-blocking assignments in always_ff

Vorsicht mit falschen Zuweisungen in always_ff:

```
1 | module demoOk (input clk, input d, 3 | output q1, output q2, output q3);
6 | always_ff @(posedge clk) begin
8 | q1 <= d; | q2 <= q1; | q3 <= q2; | end
12 | endmodule
```

```
module demoWrong (input clk,
 1234567
                         input d.
                         output a1.
                         output a2.
                         output (3):
        always ff @(posedge clk) begin
 8
          q1 = d;
          a2 = a1;
10
          q3 = q2:
11
12
13
     endmodule
```

TODO: picture

TODO: picture