



## 在SERVE云平台上 实现处理器敏捷开发与原型验证

王嵩岳 2021.10.9





- SERVE云平台简介
- 云平台提供的开发验证流程
- 如何使用SERVE平台验证自己的设计
- Q&A

### 目录



- SERVE云平台简介
- 云平台提供的开发验证流程
- 如何使用SERVE平台验证自己的设计
- Q&A





① 设计

② 验证

③ 生产

- 设计与调试手段不敏捷
- 从头设计成本过高
- 开发工具笨重

• 功能验证消耗大量算力

• 原型验证需要高成本的器件, 成本贵

• 先进的工艺受制于人

### 如何降低芯片开发成本?



- 计算密集型任务
  - 大量算力需求

- 共享资源型任务
  - 板卡利用率并不高

① 设计

- 设计与调试手段不敏捷
- 从头设计成本过高
- 开发工具笨重

② 验证

- 功能验证消耗大量算力
- 原型验证需要高成本的器件, 成本贵

• /

### 云计算与云服务



- 计算密集型任务
  - 大量算力需求

云计算

- 共享资源型任务
  - 板卡利用率并不高

云服务

① 设计

- · 设计与调试手段不敏捷
- 从头设计成本过高
- 开发工具笨重

② 验证

- 功能验证消耗大量算力
- 原型验证需要高成本的器件, 成本贵

• 4

### SERVE可以提供什么



- 基于GitLab 代码托管与 CI/CD
- 持续开发流程(CI): 提供**通用计算**和**存储**能力
  - 开发者无需在本地配置笨重的开发工具(如EDA软件)
  - 开发者可直接在云上进行高算力需求的流程: 如仿真、实现
- · 持续原型验证(CD): 提供共享的云FPGA
  - 开发者无需购买昂贵的板卡
  - 提高了板卡资源的利用率
  - 先进的板卡: 板上资源种类和数量充足

### 仿真、综合、实现







- 硬件敏捷开发设计
  - 国科大《计算机组成原理实验》
  - "逐梦杯"芯片设计大赛
  - "一生一芯"
  - •
- 软件设计
  - 国科大《操作系统研讨课》
  - •

提供VIVADO, OpenROAD, yosys等工具的开发流程

### 目录




- SERVE云平台简介
- 云平台提供的开发验证流程
- 如何使用SERVE平台验证自己的设计
- Q&A

### 针对第三期一生一芯的开发验证框架

- ·功能仿真+云FPGA上板验证
- ·兼具功能测试和SoC测试
  - 云上仿真: 功能测试
    - 支持 difftest 以验证功能正确性
    - 支持运行带 microbench 的 rt-thread 作为DUT的测试程序

### 针对第三期一生一芯的开发验证框架

- ·功能仿真+云FPGA上板验证
- ·兼具功能测试和SoC测试
  - FPGA验证: 类似SoC的工程
  - 框架模拟了如下红色通路
    - 使用板载真实的DDR内存
    - ・模拟了SPI Flash
    - · 字符经由UART控制器打印





功能仿真

scalastyle


原型验证

检查Scala语法


生成difftest仿真 程序 功能仿真 (difftest) 生成verilog工程与 文件 生成上板所需比特 流

云FPGA 上板验证

























### 目录



- SERVE云平台简介
- 云平台提供的开发验证流程
- 如何使用SERVE平台验证自己的设计
- Q&A



## 将你的CPU适配到SERVE测试环境





# 将你的CPU适配到SERVE测试环境






1. CPU接口概览: **与一生一芯CPU规范最新接口一致** 

① AXI Master: CPU对外只有一个

② AXI Slave: 预留DMA接口(悬空,云平台暂不支持)







- 1. CPU接口概览
  - ① AXI Master: CPU对外只有一个
  - ② AXI Slave: 预留DMA接口(悬空,云平台暂不支持)
  - ③ 外部中断暂不支持





#### 2.1 仿真环境地址空间分配

应按如下地址空间调整设计,需要特别注意以下方面

- 复位PC: 0x8000\_0000
- 实现Cache的同学,请将低于0x8000\_0000的地址设为旁路(不可缓存)

地址范围	说明
0×4060_0000	UART
0×8000_0000	入口地址
0x8000_0000~+	Memory



2.2 云FPGA验证环境地址空间分配

应按如下地址空间调整设计,需要特别注意以下方面

• 复位PC: 0x3000\_0000

0x30000000处模拟了**SPI Flash**,存放两条指令:

30000000: auipc ra, 0x50000

30000004: jalr ra

作用:跳转到0x8000\_0000

模拟了SoC框架内从SPI Flash长跳转到内存的过程



#### 2.2 云FPGA验证环境地址空间分配

应按如下地址空间调整设计,需要特别注意以下方面

- 复位PC: 0x3000\_0000
- 实现Cache的同学,请将低于0x8000\_0000的地址设为旁路(不可缓存)

地址范围	说明	
0×2000_0000	UART	
0×3000_0000	00_0000 SPI Flash (入口地址)	
0x8000_0000~+	Memory	




总结: 地址空间分配

学生设计无需考虑外设地址,只需将低于0x8000\_000的地址设为旁路 并在仿真和云FPGA测试时赋予不同的复位PC

	仿真地址空间	云FPGA验证的地址空间	备注
UART	0x4060_0000	0x2000_0000	旁路
SPI Flash	_	0x3000_0000	
内存	0x8000000+		
入口地址	0x8000_0000	0x3000_0000	



## 将你的CPU适配到SERVE测试环境



### 查看仓库并放入代码

- GitLab入口
  - https://gitlab.agileserve.org.cn:8001
  - 登录GitLab后,可看到rvcpu仓库
- 放入自己的设计
  - · 将Chisel设计文件(.scala)放入src目录下
  - · 将Verilog设计文件(.v)放入vsrc目录下

#### 注意:

一生一芯在SERVE平台上的用户已经注册完成,用户可以直接到平台登录页面进行密码重置,随后即可用新密码登录平台。

登录页面: https://gitlab.agileserve.org.cn:8001/users/sign in

密码重置: https://gitlab.agileserve.org.cn:8001/users/password/new



mice: undata dahian an

	Name		Last commit
	🖿 fpga	上板vivado工程	Fixed some names.
	project		Update .gitlab-ci.yml
<b>s</b> cripts			Update and clean projec
	src/main/scala	CDUSESTATE	Fixed scala code.
	vsrc vsrc	CPU设计代码	Update and clean projec
	<b>№</b> difftest @ 86302f	80	Update difftest
	<b>♦</b> .gitignore	云平台流程控制	lsu: disable oo mem acce
	₩ .gitlab-ci.yml	脚本	Fixed gltlab ci
	◆ .gitmodules		added gitlab-ci.yml file.
	<b>₩</b> LICENSE		license: add copyright ov
	Makefile		Update compile scripts.
	Makefile.include		Update compile scripts.
	M₽ README.md		fix the broken link to mil
	e build.sbt		bump chisel version to 3
	🖰 build.sc		difftest: remove built-in o
	N delice on force		





- 将顶层模块名修改为为SimTop
- ·与一生一芯OSCPU/oscpu-framework最新顶层一致
  - https://github.com/OSCPU/oscpuframework/blob/2021/projects/cpu\_axi\_diff/vsrc/SimTop.v





[3:0],

```
5 module SimTop(
         input
                                              clock,
         input
                                              reset.
         input [63:0]
                                              io_logCtrl_log_begin,
10
         input [63:0]
                                              io_logCtrl_log_end,
11
         input [63:0]
                                              io_logCtrl_log_level,
12
         input
                                              io_perfInfo_clean,
13
         input
                                              io_perfInfo_dump,
14
15
                                              io_uart_out_valid,
         output
         output [7:0]
                                              io uart out ch,
16
17
                                              io_uart_in_valid,
         output
18
         input [7:0]
                                              io uart in ch,
19
20
         input
                                              `AXI_TOP_INTERFACE(aw_ready),
21
         output
                                              `AXI_TOP_INTERFACE(aw_valid),
22
         output [`AXI ADDR WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(aw_bits_addr),
23
                                              `AXI_TOP_INTERFACE(aw_bits_prot),
         output [2:0]
24
         output [`AXI ID WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(aw_bits_id),
                                              `AXI_TOP_INTERFACE(aw_bits_user),
25
         output [`AXI USER WIDTH-1:0]
26
         output [7:0]
                                              `AXI_TOP_INTERFACE(aw_bits_len),
27
         output [2:0]
                                              `AXI_TOP_INTERFACE(aw_bits_size),
         output [1:0]
28
                                              AXI TOP INTERFACE(aw bits burst),
29
         output
                                              `AXI_TOP_INTERFACE(aw_bits_lock),
30
                                              `AXI_TOP_INTERFACE(aw_bits_cache),
         output [3:0]
31
         output [3:0]
                                              `AXI_TOP_INTERFACE(aw_bits_qos),
32
33
         input
                                              `AXI_TOP_INTERFACE(w_ready),
                                              `AXI_TOP_INTERFACE(w_valid),
34
         output
35
         output [`AXI_DATA_WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(w_bits_data)
                                                                                      [3:0],
36
         output [`AXI_DATA_WIDTH/8-1:0]
                                              `AXI_TOP_INTERFACE(w_bits_strb),
37
                                              `AXI_TOP_INTERFACE(w_bits_last),
         output
```

```
39
         output
                                              `AXI TOP INTERFACE(b ready),
40
         input
                                              `AXI_TOP_INTERFACE(b_valid),
41
         input [1:0]
                                             `AXI_TOP_INTERFACE(b_bits_resp),
42
         input [`AXI ID WIDTH-1:0]
                                              `AXI TOP INTERFACE(b bits id),
43
         input [`AXI_USER_WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(b_bits_user),
44
45
                                              `AXI TOP INTERFACE(ar ready),
         input
46
         output
                                              `AXI TOP INTERFACE(ar valid),
47
         output [`AXI ADDR WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(ar_bits_addr),
48
         output [2:0]
                                              `AXI_TOP_INTERFACE(ar_bits_prot),
49
         output [`AXI ID WIDTH-1:0]
                                             `AXI TOP INTERFACE(ar bits id),
50
         output [`AXI_USER_WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(ar_bits_user),
51
         output [7:0]
                                              `AXI_TOP_INTERFACE(ar_bits_len),
52
                                              `AXI TOP INTERFACE(ar bits size),
         output [2:0]
53
         output [1:0]
                                              `AXI_TOP_INTERFACE(ar_bits_burst),
54
         output
                                              `AXI_TOP_INTERFACE(ar_bits_lock),
55
         output [3:0]
                                              `AXI TOP INTERFACE(ar bits cache),
56
         output [3:0]
                                              `AXI_TOP_INTERFACE(ar_bits_qos),
57
58
                                              `AXI TOP INTERFACE(r ready),
         output
59
         input
                                              `AXI_TOP_INTERFACE(r_valid),
60
         input [1:0]
                                             `AXI_TOP_INTERFACE(r_bits_resp),
61
         input [`AXI_DATA_WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(r_bits_data)
62
         input
                                              `AXI TOP INTERFACE(r bits last),
63
                                             `AXI_TOP_INTERFACE(r_bits_id),
         input [`AXI_ID_WIDTH-1:0]
64
         input [`AXI_USER_WIDTH-1:0]
                                              `AXI_TOP_INTERFACE(r_bits_user)
```

65 );



### 调整自设计CPU时钟频率

- 若希望修改FPGA验证时自设计CPU的频率,可修改 Makefile.include
  - 默认值是100MHz
  - 与仿真无关,仅影响设计综合实现后上FPGA测试的时钟

```
Makefile.include 63 Bytes

1  # Set the frequency of tested module on board.
2  DUT_FREQ ?= 100
```



## 将你的CPU适配到SERVE测试环境




## 本地提交后打开GitLab网页检查结果

#### ・本地

• 修改代码完毕后,通过git add 、 git commit和git push命令提交

#### ・云端

- 打开自己的项目
- · 点击左侧CI/CD
- 查看流水线运行结果







• 可点击查看检查的log




```
[warn] /builds/liushiqi/NutShell/src/main/scala/utils/SRAMTemplate.scala:51:6: Public method must have e
    xplicit type
2634 [warn] /builds/liushiqi/NutShell/src/main/scala/utils/SRAMTemplate.scala:61:6: Public method must have e
    xplicit type
2635 [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:1: Header does not match expected
    text
      [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:4:1: Whitespace at end of line
      [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:6:86: Whitespace at end of line
      [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:8:51: Whitespace at end of line
      [warn] /builds/liushigi/NutShell/src/main/scala/utils/StopWatch.scala:9:1: Whitespace at end of line
      [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:10:87: Whitespace at end of line
     [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:11:87: Whitespace at end of line
     [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:12:31: Whitespace at end of line
     [warn] /builds/liushigi/NutShell/src/main/scala/utils/StopWatch.scala:14:40: Whitespace at end of line
2644 [warn] /builds/liushiqi/NutShell/src/main/scala/utils/StopWatch.scala:23:6: Public method must have expl
    icit type
     [info] scalastyle Processed 77 file(s)
     [info] scalastyle Found 0 errors
     [info] scalastyle Found 2606 warnings
     [info] scalastyle Found 0 infos
      [info] scalastyle Finished in 32 ms
      [success] created output: /builds/liushiqi/NutShell/target
                                                                      样例结果,仅供展示
      [warn] warnings exist
     [success] Total time: 6 s, completed Aug 23, 2021, 6:48:22 AM
     Cleaning up file based variables
                                                                                                       00:02
2656 Job succeeded
```

### 行为仿真



- 正确性判断:观察运行结果是勾/叉
- 可点击查看运行difftest的log






### 上板验证



Fpga\_eval



- 正确性判断: 观察运行结果是勾/叉
- 可点击查看上板打印的log

### 上板验证

- 正确性判断:观察运行结果是 🕑 😢
- 可点击查看上板打印的log
  - 同时接入计时器, 记录运行各单项测试 的时间并计算分数(分数越高性能越强)
  - 正确运行结束打印 Hit good trap , 误打印Hit bad trap

```
$ bash -c "scripts/fpga_run.sh microbench"
====== Running MicroBench [input *ref*] ======
 [qsort] Quick sort: * Passed.
  min time: 1201 ms [425]
 [queen] Queen placement: * Passed.
  min time: 1588 ms [296]
               interpreter: * Passed.
  min time: 11393 ms [207]
 [fib] Fionacci number: * Passed.
  min time: 25976 ms [109]
 [sieve] Eratosthenes sieve: * Passed.
  min time: 32691 ms [120]
 [15pz] A* 15-puzzle search: * Passed.
  min time: 3480 ms [128]
[dinic] Dinic's maxflow algorithm: * Passed.
  min time: 7355 ms [147]
[lzip] Lzip compression: * Passed.
  min time: 4109 ms [184]
 [ssort] Suffix sort: * Passed.
  min time: 5550 ms [81]
[md5] MD5 digest: * Passed.
  min time: 14320 ms [120]
MicroBench PASS
                       181 Marks
                   vs. 100000 Marks (i7-7700K @ 4.20GHz)
Total time: 122814 ms
Exit with code = 0
                       样例结果,仅供展示
```

Hit good trap



