Universidad de Guadalajara

Centro universitario de ciencias exactas e ingeniería división de electrónica y computación

Seminario de solución de problemas de Arquitectura de Computadoras

Reporte Actividad 11

Datapath para instrucción tipo R y tipo I

Alumno: Oswaldo Luna Grados

Código: 211718256

Sección: D14

Profesor: J. Ernesto López Arce Delgado

Introducción

Las instrucciones como se dijo anteriormente hay diferentes tipos como el tipo I.

Las instrucciones tipo I tienen un campo inmediato de 16 bits que codifica:

Un operador inmediato es decir no hay un valor guardado dentro de un registro en el banco.

Operaciones donde implican guardar y leer de una memoria. En el caso de la instrucción lw. Las instrucciones de carga mueven datos de la memoria a un registro. La dirección para la carga es la suma de un registro especificado en la instrucción y un valor constante que se codifica en la instrucción.

En el caso de sw la instrucción implica que mueve un valor a la memoria donde la dirección se almacenada es la suma de un registro más el valor inmediato en la instrucción.

Un espacio de paginación es un tipo de volumen lógico con espacio de disco asignado que almacena la información, que se ubica en la memoria virtual a la que no se accede actualmente. El espacio de paginación no puede utilizar menos de 16 MB.

Objetivos

Se busca mejorar la actividad anterior donde se ejecutó las instrucciones tipo R donde veíamos las salidas del banco, la salida de la ALU //corregir

Se ejecutara las instrucciones sw, lw, subi, add, ori, andi y addi donde se usara cada una 3 veces.

Como se ve en la tabla 1 en la parte de unidad de control se refiere los valores que recibe de esta a la ALUControl.

Unidad	0000	0001	0010	0011	0100	0101	1000
De control							
Operación	addi	subi	andi	ori	xori	slti	Tipo R

Tabla 1. Posibles operaciones según la entrada de la unidad de control a la ALUControl.

Instrucción	opUniCtrl	Function	ALU op	
add	1000	000000	000	
sub	1000	000010	001	
mult	1000	001000	010	
div	1000	011010	011	
And	1000	100100	100	
Or	1000	100101	101	
xor	1000	000110	110	
slt	1000	101010	111	

Tabla 2. Operaciones del tipo R.

En la tabla 2 se muestra las opciones de entrada y la operación de la ALU realizara en la ALUControl.

Ор	selCtrl	enW_Bank	MuxMemALU	MuxSign_ALU	MuxAddr	memW	memR
001000(addi)	000	0	1	1	0	0	0
001001(subi)	101	0	1	1	0	0	0
001010(slti)	100	0	1	1	0	0	0
001100(andi)	001	0	1	1	0	0	0
001101(ori)	010	0	1	1	0	0	0
001110(xori)	011	0	1	1	0	0	0
100011(lw)	000	0	0	1	0	0	1
101011(sw)	000	0	0	1	0	1	0

Tabla 3. Operaciones dentro de unidad de control.

Dentro la tabla 3 están las instrucciones tipo I que puede realizarse y muestra las salidas de la unidad de control según la instrucción.

El tamaño de paginación a usar en la memoria será de 100.

Desarrollo

Se implementó los mismos módulos de la actividad anterior pero se modificó y se agregó los siguientes módulos:

UnidadControl se agregó los puertos para los seleccionadores de los multiplexores agregados y se creó los casos en que recibe diferentes operaciones para las instrucciones tipo I.

ALU_Control se modificó la entrada de la unidad de control a 4 bytes, se creó casos para las instrucciones tipo I además de dejar para la tipo R.

MuxUni_Bank se creó modulo que conecta de las instrucciones la dirección secundaria o la de destino en la dirección de escritura dentro del banco de registros.

MuxBank_signExt selecciona entre ADR2 del banco y la instrucción del 15 al 0 extendiendo el bit de signo

SignExt recibe de la instrucción los bits del 15 al 0, donde el ultimo bit usa para para rellenar los bits más significativos para completar los 32 bits.

```
timescale ins /ips
 2
    ⊟module MuxUni_Bank(
         input [4:0] inS_Inst,inD_Inst,
 4
         input selUni,
 5
6
7
8
         output reg[4:0] outBank
     always @(*)
    ⊟begin
 9
         if(selUni == 1) outBank=inD_Inst; //Elige la direccion de registro
10
         else outBank=inS_Inst;//Elige la direccion del segundo registro
11
12
      endmodule
```

Imagen 1. Módulo multiplexor de direcciones en instrucción a banco.

La imagen 1 muestra el modulo del multiplexor para elegir entre las direcciones dentro de la instrucción las cuales son la secundaria que son del bit 20 al 16 y la de destino del 15 al 11, estas son enviadas a la dirección de escritura dentro del banco de registro.

```
timescale 1ps /1ps
module MuxBank_SignExt(
    input [31:0] inBank,inSignExt,
    input selUni,
    output reg [31:0] outS_ALU
);
always@(*)
begin
if(selUni==1) outS_ALU=inSignExt;//Elegir guardar valor en memoria
else outS_ALU=inBank;//Elegir guardar valor en ALU
end
end
endmodule
```

Imagen 2. Modulo Multiplexor entre ADR2 del banco y extensión de signo a la ALU.

En la imagen 2 recibe la extensión de signo de la instrucción o la ADR2 del banco de registro para la segunda entrada de la ALU.

```
`timescale 1ns /1ps
      □module SignExt(
| input [15:0]in,
 2
3
4
5
6
7
             output reg[31:0]out
        always@(*)
      □begin
| if(in[15]==1)
 8
 9
      begin
                out[31:16]=8'd0;
out[15:0]=in;
10
11
12
             end
13
             else
14
      out[31:16]=8'd65535;
out[15:0]=in;
15
16
17
             end
       end
18
19
        endmodule
```

Imagen 3. Módulo Extensión de signo

La extensión de signo como se observa en la imagen 3 recibe los bits de la instrucción del 15 al 0 y le agrega bits hacia el más significativo para completar 32 bits ya sea solo poniendo 1 o 0. Esto se determina por el bit más significativo, si es 1 rellena los nuevos de solo 1 y si es 0 entonces rellena con 0 todos los nuevos bits agregados.

```
`timescale lps /lps
    module ALU Control(
 3
          input [3:0]inControl,
 4
          input [5:0] inFunct,
 5
          output reg[2:0] outAlu
 6
     L);
 7
      always @(*)
8
    begin
 9
          case (inControl)
10
              4'd0:outAlu=0;//addi
11
              4'dl:outAlu=1;//subi
12
              4'd2:outAlu=4;//andi
13
              4'd3:outAlu=5;//ori
14
              4'd4:outAlu=6;//xori
15
              4'd5:outAlu=7;//slti
16
17
              4'd8://si inControl=8 hacer funciones de inFunct
18
              begin
19
                   case(inFunct)
20
                      6'd0:outAlu=0;//add
21
                      6'd2:outAlu=1;//sub
22
                       6'd8:outAlu=2;//mult
                       6'b011010:outAlu=3;//div
23
24
                       6'd4:outAlu=4;//and
25
                       6'd5:outAlu=5;//or
26
                       6'd6:outAlu=6;//xor
27
                       6'b101010:outAlu=7;//slt
28
                       default:outAlu=0;
29
                   endcase
30
              end
31
              default:outAlu=0;
32
          endcase
33
      end
      endmodule
34
```

Imagen 4. Módulo ALU control

El módulo de ALU control se aumentó los bits que recibe de la unidad de control (inControl) a 4 bits donde revisa si es uno de los casos posibles para hacer las operaciones inmediatas o de la función.

```
1
       `timescale lps /lps
 2
    module UnidadControl(
          input [5:0] op,
 3
 4
          output reg enW Bank, enW Mem,
 5
          output reg enR Mem, selMuxMem ALU,
          output reg selMuxAddr,
 6
 7
          output reg selMuxSign Bank,
 8
          output reg [3:0]selControl
 9
     L);
10
      always@(*)
11
    begin
12
          case (op)
13
              0://tipo R
14
    begin
15
                   selControl=4'b1000;//ALUControl reconoce funct
16
                   enW Bank=0;
17
                   selMuxMem ALU=1;//Elige ALU
                   selMuxSign Bank=0;//Elige banco
18
19
                   selMuxAddr=1;//Elige direction destino
20
                   enW Mem=0;
                   enR Mem=0;
21
22
              end
23
               //Type I
24
              6'd8://addi
25
              begin
26
                   selControl=0;//sumar
                   enW Bank=0;//escribir
27
28
                   selMuxMem ALU=1;//Elige ALU
                   selMuxSign Bank=1;//Elige extension de signo
29
30
                   selMuxAddr=0;//Elige segunda direccion
31
                   enW Mem=0;
32
                   enR Mem=0;
33
               end
```

Imagen 5. Módulo unidad de control parte 1.

La imagen 5 muestra el código del módulo de unidad de control donde se creó casos para reconocer entre instrucciones tipo R o de tipo I según los bits de operación en la instrucción.

```
34
              6'd10: //slti
35
              begin
                  selControl=4'd4;//slt
36
37
                   enW Bank=0;//escribir
38
                   selMuxMem ALU=1;//Elige ALU
                   selMuxSign Bank=1;//Elige extension de signo
39
40
                   selMuxAddr=0;//Elige segunda direccion
41
                   enW Mem=0;
42
                   enR Mem=0;
43
              end
44
              6'd12: //andi
45
              begin
46
                  selControl=1;//and
                  enW Bank=0;//escribir
47
48
                  selMuxMem ALU=1;//Elige ALU
49
                   selMuxSign Bank=1;//Elige extension de signo
50
                   selMuxAddr=0;//Elige segunda direccion
51
                   enW Mem=0;
52
                   enR Mem=0;
53
              end
54
              6'd13: //ori
55
              begin
                   selControl=4'd2;//or
56
                  enW Bank=0;//escribir
57
58
                  selMuxMem ALU=1;//Elige ALU
59
                   selMuxSign Bank=1;//Elige extension de signo
60
                   selMuxAddr=0;//Elige segunda direccion
61
                   enW Mem=0;
                   enR Mem=0;
62
63
              end
64
              6'd14://xori
```

Imagen 6. Módulo unidad de control parte 2.

```
64
              6'd14://xori
65
              begin
                  selControl=4'd3;//xor
66
67
                  enW Bank=0;//escribir
68
                  selMuxMem ALU=1;//Elige ALU
                  selMuxSign_Bank=1;//Elige extension de signo
69
                  selMuxAddr=0;//Elige segunda direccion
70
71
                  enW Mem=0;
72
                  enR Mem=0;
73
              end
74
              6'b100011: //lw
75
              begin
76
                  selControl=4'd0;//sumar
                  enW Bank=0;//escribir
78
                  selMuxMem ALU=0;//Elige memoria
79
                  selMuxSign Bank=1;//Elige extension de signo
80
                  selMuxAddr=0;//Elige segunda direccion
81
                  enW Mem=0;
82
                  enR Mem=1;//cargar a banco datos
83
              end
84
              6'b101011://sw
85
              begin
                  selControl=4'd0;//sumar
86
87
                  enW Bank=0;//escribir
                  selMuxMem ALU=0;
88
                  selMuxSign Bank=1;//Elige extension de signo
89
                  selMuxAddr=0;//Elige segunda direccion
90
91
                  enW Mem=1;//guardar en memoria
92
                  enR Mem=0;
93
              end
              default:selControl=4'blll1;
94
95
          endcase
96
     end
97 endmodule
```

Imagen 7. Módulo unidad de control parte 3.

Dentro del módulo TopLevel se modificó agregando y cambiando cables, agregando las instancias de los multiplexores y de la extensión de signo.

```
1
       `timescale lns /lps
 2
    module TopLevel(
 3
          input [31:0]inst,
 4
          input [31:0]escribir,//recibiria los valores de entrada
 5
          input [4:0]dirIniciar,dirLeer,
 6
          input EWIniciar,
 7
          input [1:0]sel,
 8
          output [31:0]DR1,DR2,
 9
          output [31:0]AluResul
     L);
10
      //unidad de control a otros modulos
11
12
      wire Ctrl Bank;
13
      wire [3:0] Ctrl AluCtrl;
      wire Ctrl MemEW;
14
15
      wire Ctrl MemER;
16
      wire Ctrl MuxMem ALU;
17
      wire Ctrl MuxAddr;
18
      wire Ctrl MuxSign Bank;
19
      //conexiones de Banco a otros modulos
20
      wire[31:0] DR1 A,DR2 B,DR2 Index;
21
      wire[31:0] DR2_MuxALU;
22
      //ALU Ctrl a ALU
23
      wire [2:0] AluCtrl_ALU;
24
      //ALU a otros dispositivos
25
      wire [31:0]ALU Mux,ALU Mem;
26
      //Memoria a MuxDest
27
      wire [31:0]Mem Mux;
28
      //MuxMem ALU a Bank
29
      wire [31:0]MuxMem_ALU_Bank;
30
      //MuxAddr a bank
31
      wire [4:0]MuxAddr Bank;
32
      //MuxDR2Bank o sign a alu
33
      wire [31:0]MuxALU DR2Bank Sign;
34
      //Extension de signo a Mux ALU
35
      wire [31:0]outSign MuxALU;
      //registros para elegir entre muestra o funcion controlada por UC
36
37
      reg EWR;
```

Imagen 8. Módulo TopLevel parte 1.

```
75
                                               ALU inst ALU(
      reg EWR;
38
      reg [31:0]RWBank;
                                          76
                                                     .in A(DR1 A),
      reg [4:0]AW;
39
                                          77
                                                     .in B(MuxALU DR2Bank Sign),
40
      reg [4:0]AR;
                                          78
                                                     .in sel(AluCtrl ALU),
41
      assign DR1=DR1 A;
                                          79
                                                     .o S(ALU Mux)
42
      assign DR2=DR2 MuxALU;
                                          80
                                              L);
43
      assign AluResul=ALU Mux;
                                          81
                                               memoriaRAM inst Mem(
44
      assign ALU Mem=ALU Mux;
                                          82
                                                     .dato(ALU Mem),
45
      always @(*)
                                          83
                                                     .index(DR2 Index),
46
    begin
                                          84
                                                     .WE (Ctrl MemEW),
47
          if(sel==1)
                                          85
                                                     .RE(Ctrl MemER),
48
          begin
                                          86
49
              RWBank=MuxMem ALU Bank;
                                                     .outS (Mem Mux)
50
              AW=MuxAddr Bank;
                                          87
                                               L);
51
              EWR=Ctrl Bank;
                                          88
                                              52
              AR=inst[25:21];
                                          89
                                                     .inMem(Mem Mux),
53
          end
                                          90
                                                     .inALU(ALU Mux),
          else
                                          91
                                                     .outBanReg (MuxMem ALU Bank)
55
          begin
                                          92
                                               L);
56
              RWBank=escribir;
                                          93 -ALU Control inst AluCtrl(
              AW=dirIniciar;
57
                                          94
                                                     .inControl(Ctrl AluCtrl),
58
              EWR=EWIniciar;
                                          95
                                                     .inFunct(inst[5:0]),
59
              AR=dirLeer;
                                          96
                                                     .outAlu(AluCtrl ALU)
60
          end
                                          97
                                               L);
61
     end
62
                                          98   MuxUni Bank inst MuxUni Bank(
63
    BancoRegis inst bank(
                                          99
                                                     .inS Inst(inst[20:16]),
          .AR1 (AR),
                                          100
                                                     .inD Inst(inst[15:11]),
65
          .AR2(inst[20:16]),
                                          101
                                                     .selUni(Ctrl MuxAddr),
66
          .AW(AW),
                                         102
                                                     .outBank (MuxAddr Bank)
67
          .dateW(RWBank),
                                         103
                                               L);
68
           .EWR (EWR) ,
                                         104
                                               MuxBank SignExt inst MuxBank Sign(
69
          .DR1 (DR1 A) , .DR2 (DR2 MuxALU)
                                         105
                                                     .inBank(DR2 MuxALU),
70
     L):
                                         106
                                                     .inSignExt(outSign MuxALU),
71
    SignExt instSignExt(
                                         107
72
          .in(inst[15:0]),
                                                     .selUni(Ctrl MuxSign Bank),
73
                                         108
                                                     .outS ALU(MuxALU DR2Bank Sign)
          .out(outSign MuxALU)
74
                                          109
                                                L);
```

Imagen 9. Módulo TopLevel parte 2.

Imagen 10. Módulo Toplevel parte 3

```
110
     UnidadControl inst UniCtrl(
111
           .op(inst[31:26]),
112
           .enW Bank(Ctrl Bank),
113
           .enW Mem(Ctrl MemEW),
114
           .enR Mem(Ctrl MemER),
115
           .selMuxMem ALU(Ctrl MuxMem ALU),
116
           .selMuxAddr(Ctrl MuxAddr),
117
            .selMuxSign Bank(Ctrl MuxSign Bank),
118
           .selControl(Ctrl AluCtrl)
      L);
119
120
       endmodule
```

Imagen 11. Módulo TopLevel parte 4.

```
1 'timescale lns /lns
     module TBTopLevel;
3
      reg [31:0] inst;
 4
      reg [31:0]escribir://recibiria los valores de entrada
 5
     reg [4:0]dirIniciar,dirLeer;
     reg EWIniciar;
 6
 7
      reg [1:0]sel;
     wire [31:0]DR1,DR2;
8
9
     wire [31:0]AluResul;
10
    ☐TopLevel inst top(
11
          .inst(inst),
12
          .escribir(escribir),
13
          .dirIniciar(dirIniciar),
14
          .dirLeer (dirLeer),
15
          .EWIniciar (EWIniciar),
16
          .sel(sel),
17
          .DR1 (DR1) , .DR2 (DR2) ,
18
          .AluResul (AluResul)
    L);
19
20
    □initial begin
21
          //Iniciar registros de prueba inicializando solo 5
22
          //registros en 0
23
         sel=0;
          EWIniciar=0;//poner en modo escritura
24
25
          dirIniciar=0;
26
          escribir=0;//r0=0
27
         #20;
28
         dirIniciar=1;
29
          escribir=0;//rl=0
30
          #20;
31
          dirIniciar=2;
32
          escribir=0;//r2=0
33
          #20;
34
          dirIniciar=3;
35
          escribir=0;//r3=0
36
          #20;
          dirIniciar=4;
37
          escribir=0;//r4=0
38
39
          #20;
```

Imagen 12. Testbench topLevel parte 1.

```
42
          sel=1;
43
         inst=32'b0010000000100000000000000010100;//addi rl,r0,20
44
         inst=32'b001101000010001000000000000001;//ori r2,r1,1
45
46
          #20;
47
         48
49
         inst=32'b001100000100001100000000000000;//andi r3,r2,0
50
          #20;
         inst=32'b0010000010000001000000001010000;//addi r4,r1,80
51
         #20;
52
         inst=32'b0000000000100100100100000000000;//add r20,r1,r4= r20 20
53
54
55
         inst=32'b10101111010000001000000000110010;//gw r1,r20,50
56
          #20:
         inst=32'b1000111010000101000000000110010;//lw r5,r20,50
58
         #20;
         inst=32'b00000000101000100011000000001000;//mul r6,r5,r2
59
60
         inst=32'b00000000000000001111000000000111;//slt r0,r1,r14
61
62
         #20;
         sel=0;
         EWIniciar=1;//mostrar si se guardo
64
65
         dirLeer=5'b00001;//yer addi
66
         #20;
67
         dirLeer=5'b00010;//yer ori
68
         #20;
         dirLeer=5'b00000;//yer subi
70
         #20;
71
         dirLeer=5'b00011;//yer andi
72
         #20;
73
         dirLeer=5'b00101;//yer lw
74
          #20;
75
         dirLeer=5'b00110;//yer mul
76
         #20;
77
         dirLeer=5'b000000;//yer slt
78
         #20;
          $stop;
79
80
     end
      endmodule
```

Imagen 13. Testbench toplevel parte 2.

En la imagen 14 se obesrva el ware final del testbench.




Imagen 14. Ware del testbench.

Conclusión

Las instrucciones tipo I se usan para cargar y guardar de la memoria, para operar en un solo registro y guardar en otro. Las operaciones de cargar y guardar sirven para solicitar más información de fuera del banco de registros para operar más opciones a la vez que estas operaciones se pueden guardar para su uso posterior.

Referencias

Patterson, D. A., & Hennessy, J. L. (2013). Computer Organization and Design MIPS Edition: The Hardware/Software Interface. Newnes.

http://www.fdi.ucm.es/profesor/mendias/512/docs/tema16.pdf

https://s3-eu-west-1.amazonaws.com/downloads-mips/documents/MD00086-2B-MIPS32BIS-AFP-6.06.pdf

https://www.d.umn.edu/~gshute/mips/rtype.xhtml

http://www.pitt.edu/~kmram/CoE0147/lectures/datapath3.pdf

http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html

https://www.computerhope.com/jargon/d/datapath.htm

https://courses.cs.washington.edu/courses/cse378/09wi/lectures/lec08.pdf

https://homepage.cs.uiowa.edu/~ghosh/6016.90.pdf

https://www.ibm.com/support/knowledgecenter/es/ssw_aix_72/com.ibm.aix.osdevic e/pagspacdefsiz.htm