



المكرمة الوطنية العليا للفنون والمهن بالرباط
أكاديمية الفنون والحرف بالرباط
École Nationale Supérieure d'Arts et Métiers de Rabat



جامعة محمد الخامس بالرباط
Université Mohammed V de Rabat



RAPPORT DE STAGE TECHNIQUE

Filière : Génie Électrique et Industries Numériques

Option : Ingénierie des Systèmes Embarqués

Conception et Implémentation par High-Level Synthesis (HLS) d'une Chaîne de Transmission Vidéo Sécurisée DVB-T / AES-256

sur Architecture SDR (Zynq-7020 / AD9363) pour Applications Drone

Réalisé par :

Namyech Othmane

Encadré par :

M. Hamza Jebbari (Farasha Systems)

Année Universitaire : 2026/2027

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

سَنُرِيهِمْ ءَايَاتِنَا فِي الْأَفَاقِ وَفِي أَنْفُسِهِمْ حَتَّىٰ يَتَبَيَّنَ لَهُمْ أَنَّهُ الْحَقُّ ۖ أَوَلَمْ
يَكْفِ بِرَبِّكَ أَنَّهُ عَلَىٰ كُلِّ شَيْءٍ شَهِيدٌ

« Nous leur montrerons Nos signes dans l'univers et en eux-mêmes,
jusqu'à ce qu'il leur devienne évident que c'est cela (le Coran), la vérité.
Ne suffit-il pas que ton Seigneur soit témoin de toute chose ? »

Sourate Fussilat (41), verset 53 (traduction Muhammad Hamidullah)

Un simple FPGA, un SoC, ou n'importe quel système numérique de ce projet, exige déjà, pour la moindre de ses fonctions, une conception rigoureuse et un concepteur. Comment alors l'être humain, infiniment plus complexe, plus subtil, plus harmonieux qu'aucun circuit que nous saurions jamais concevoir, pourrait-il, lui, se passer d'un Concepteur ?

Il est, assurément, le plus grand des concepteurs.

Dédicace

À mes très chers parents,

Pour votre amour inconditionnel, vos sacrifices innombrables et votre soutien indéfectible tout au long de mon parcours. Aucune dédicace ne saurait exprimer la profondeur de ma gratitude. Puisse ce travail être le fruit de vos efforts et une source de fierté pour vous. Que Dieu vous préserve, vous accorde santé et longue vie.

À mes chers frères et sœur,

En témoignage des liens fraternels qui nous unissent, pour votre encouragement constant et votre complicité. Trouvez ici l'expression de ma sincère affection.

À tous mes professeurs et encadrants,

Qui ont guidé mes pas sur le chemin du savoir. Pour votre patience, votre pédagogie et vos précieux conseils qui ont façonné l'ingénieur que je deviens. Recevez ici le témoignage de mon profond respect.

À mes amis et collègues de promotion,

Pour les moments inoubliables partagés, pour l'entraide et le soutien mutuel. Je vous souhaite un avenir radieux.

**À tous ceux qui, de près ou de loin, ont contribué à
l'aboutissement de ce projet.**

Remerciements

Avant tout, je rends grâce à Allah le Tout-Puissant, pour Sa guidance, Sa miséricorde et la force qu'Il m'a accordées pour mener à bien ce travail.

Ce projet n'aurait pu être mené à bien sans le soutien, l'orientation et la confiance de nombreuses personnes à qui j'exprime ma plus profonde gratitude.

Je tiens à remercier chaleureusement Monsieur Hamza Jebbari, mon encadrant industriel au sein de Farasha Systems, pour son accueil, pour la confiance qu'il m'a accordée et pour toutes les opportunités d'apprentissage offertes durant ce stage. Sa vision et son expertise ont été une source d'inspiration constante.

Mes remerciements s'adressent également à l'ensemble de l'équipe de Farasha Systems, dont Monsieur Abderahman Kriouile (CEO), Monsieur Mohamed Saad Ibn Seddik (CTO), Monsieur Anass Lahcini (COO) et Monsieur Mohamed Amine Lamghari (Ingénieur Senior), ainsi que toutes les autres personnes de l'entreprise pour leur accueil chaleureux et l'environnement de travail stimulant qu'ils ont su créer tout au long de ce stage.

Je souhaite exprimer ma sincère gratitude à mes parents, pour leur amour inconditionnel, leurs prières et leurs sacrifices qui ont jalonné mon parcours. À ma chère sœur et à mes frères, pour leur soutien familial constant.

Mes remerciements s'adressent également au monde académique de l'ENSAM de Rabat : à Monsieur Atman Jbari, coordinateur de la filière Génie Électrique et Industries Numériques, et à Monsieur Hamid Ouadi, Chef de Département de Génie Électrique, pour leur encadrement pédagogique et leur dévouement. À l'ensemble du corps professoral et du personnel administratif de l'ENSAM de Rabat, pour leur contribution à ma formation et pour avoir créé un environnement d'apprentissage stimulant.

Enfin, mes plus vifs remerciements vont à mes amis, Abdellah Serjal, Youness Badda, Aymane Charaï, Ismail Jellali, Majd Saidi, Omar Azizi, Ayman Bouhou, Mariam Cherti et Jamila El Hatmi, pour leur amitié précieuse et leur soutien moral indéfectible tout au long de mon parcours.

Résumé

Ce rapport présente la conception et l'implémentation, par synthèse de haut niveau (HLS), d'une chaîne de transmission vidéo sécurisée pour drone industriel, combinant modulation DVB-T (OFDM 2K, QPSK) et chiffrement AES-256 en mode CTR, sur une architecture SoC Zynq-7020/AD9363. Mené au sein de Farasha Systems, ce projet répond à un besoin réel : s'affranchir des limitations (portée, latence, absence de chiffrement) des liaisons vidéo commerciales grand public pour une liaison drone-sol longue portée.

Trois IP matérielles (chiffrement AES-256, chaîne d'émission et chaîne de réception DVB-T) ont été conçues en C++ synthétisable, validées par une simulation chaînée de bout en bout sur cinq scénarios de canal air-sol réalistes, puis synthétisées avec une marge de timing confortable. Leur intégration sous Vivado Design Suite a nécessité un changement d'architecture réel (une traversée de domaine d'horloge) pour atteindre un timing propre et positif sur les deux cartes physiques (TX et RX), chacune ensuite déployée avec succès sous un système Linux embarqué (Tezuka Linux) complet et fonctionnel.

Le déploiement matériel a permis de confirmer, sur silicium réel, le fonctionnement individuel des deux cartes : puce radio, timing d'implémentation, bus de contrôle AXI-Lite et démarrage Linux complet, IP personnalisées correctement énumérées. Les tests fonctionnels de bout en bout et la validation de la liaison radio réelle, qui relèvent d'une campagne de validation terrain distincte, sortent du périmètre de ce stage et sont menés par la suite par l'équipe de Farasha Systems.

Au-delà de la réussite technique, ce rapport situe également le projet dans son contexte économique (bilan SWaP-C, rentabilité face à une solution commerciale équivalente) et réglementaire marocain (aviation civile, spectre radioélectrique, cryptographie).

Mots-clés : SDR, DVB-T, AES-256, HLS, Zynq-7020, FPGA, drone, chiffrement, OFDM.

Abstract

This report presents the design and implementation, through High-Level Synthesis (HLS), of a secure video transmission chain for an industrial drone, combining DVB-T modulation (2K OFDM, QPSK) with AES-256 encryption in CTR mode, on a Zynq-7020/AD9363 SoC architecture. Carried out at Farasha Systems, this project addresses a real need: overcoming the limitations (range, latency, absence of encryption) of commercial off-the-shelf video links for a long-range drone-to-ground connection.

Three hardware IP cores (AES-256 encryption, DVB-T transmission chain, and DVB-T reception chain) were designed in synthesizable C++, validated through an end-to-end chained simulation across five realistic air-to-ground channel scenarios, then synthesized with a comfortable timing margin. Their integration under Vivado Design Suite required a real architectural change (a clock domain crossing) to achieve clean, positive timing on both physical boards (TX and RX), each subsequently deployed successfully with a fully functional embedded Linux system (Tezuka Linux).

Hardware deployment confirmed, on real silicon, the individual operation of both boards: radio chip, implementation timing, AXI-Lite control bus, and full Linux boot, with the custom IP cores correctly enumerated. End-to-end functional testing and real radio link validation, which fall under a separate field validation campaign, lie outside the scope of this internship and are carried out afterward by the Farasha Systems team.

Beyond its technical achievement, this report also situates the project within its economic (SWaP-C balance, profitability against an equivalent commercial solution) and Moroccan regulatory context (civil aviation, radio spectrum, cryptography).

Keywords: SDR, DVB-T, AES-256, HLS, Zynq-7020, FPGA, drone, encryption, OFDM.

Liste des Acronymes

Acronyme	Signification
SDR	Software Defined Radio
FPGA	Field Programmable Gate Array
SoC	System on Chip
PS / PL	Processing System / Programmable Logic
UAV	Unmanned Aerial Vehicle
SWaP	Size, Weight and Power
UHF	Ultra High Frequency (bande radio 300 MHz–3 GHz)
ISM	Industrial, Scientific and Medical (bande radio à usage libre)
DVB-T	Digital Video Broadcasting – Terrestrial
COFDM	Coded OFDM
OFDM	Orthogonal Frequency-Division Multiplexing
QPSK	Quadrature Phase-Shift Keying
FFT / IFFT	(Inverse) Fast Fourier Transform
TPS	Transmission Parameter Signalling
PRBS	Pseudo-Random Binary Sequence
RS	Reed-Solomon (correction d’erreurs)
FEC	Forward Error Correction
BER	Bit Error Rate (Taux d’Erreur Binaire)
SNR	Signal-to-Noise Ratio (rapport signal-sur-bruit)
MPEG-TS	Moving Picture Experts Group – Transport Stream
AES	Advanced Encryption Standard
CTR	Counter Mode (chiffrement par flot)

(suite)

Acronyme	Signification
CBC	Cipher Block Chaining (chaînage de blocs)
ECB	Electronic Codebook (mode par bloc sans chaînage)
ETSI	European Telecommunications Standards Institute
HLS	High-Level Synthesis
RTL	Register-Transfer Level
IP	Intellectual Property (bloc matériel réutilisable)
AXI	Advanced eXtensible Interface
AXI4-Stream	Protocole AXI pour flux de données continus
CDC	Clock Domain Crossing
FIFO	First In, First Out (mémoire tampon)
DMA	Direct Memory Access
WNS / WHS / TNS	Worst Negative / Worst Hold / Total Negative Slack (marges de timing)
LUT	Look-Up Table
FF	Flip-Flop (registre)
BRAM	Block RAM
DSP	Digital Signal Processor
MIO	Multiplexed Input/Output
FSBL	First Stage Boot Loader
UIO	Userspace I/O
DTB	Device Tree Blob
SPI	Serial Peripheral Interface
LVDS	Low-Voltage Differential Signaling
DDS	Direct Digital Synthesis (cœur AXI côté émission)

(suite)

Acronyme	Signification
ADC	Analog-to-Digital Converter (cœur AXI côté réception)
IIO	Industrial I/O (framework Linux)
RootFS	Root File System (système de fichiers racine)
ANRT	Agence Nationale de Réglementation des Télécommunica- tions
DGAC	Direction Générale de l'Aviation Civile
DGSSI	Direction Générale de la Sécurité des Systèmes d'Informa- tion

Table des matières

Dédicace	i
Remerciements	ii
Résumé	iii
Abstract	iv
Liste des Acronymes	v
Table des matières	viii
Table des figures	xi
Liste des tableaux	xiii
Introduction Générale	1
1 Organisme d’Accueil et Contexte du Projet	2
1.1 Introduction	3
1.2 Présentation de Farasha Systems	3
1.2.1 Vision, Motivation et Historique	3
1.2.2 Structure et Organisation	4
1.3 Problématique : Transmission Vidéo HD Tactique par Drone	5
1.4 La Contrainte Système Fondamentale : le Compromis SWaP	5
1.5 Objectifs du Projet et Cahier des Charges	6
1.6 Exigences Techniques et Méthodologie de Gestion de Projet	7
1.7 Conclusion du Chapitre	8
2 État de l’Art et Fondements Théoriques	9
2.1 Rappel : la Chaîne de Transmission Numérique sur Onde Porteuse	10
2.2 Notre Chaîne de Transmission : Correspondance Bloc par Bloc	11
2.3 Étude Comparative des Technologies Retenues	12
2.3.1 Famille des Radios : Choix de la Radio Logicielle (SDR)	12
2.3.2 Benchmark : Choix de la Plateforme SDR	13
2.3.3 Spécification de la Cible Physique Retenue	14
2.3.4 Architecture Hétérogène du SoC Retenu : PS vs PL	15
2.3.5 Benchmark : Choix du Standard de Diffusion Numérique	16
2.3.6 Benchmark : Choix de la Configuration DVB-T	17
2.3.7 Benchmark : Choix Cryptographique	18

2.4	Approfondissement Théorique des Standards Retenus	18
2.4.1	Chaîne DVB-T : Multiplexage OFDM (2K) et Transformée de Fourier Inverse	18
2.4.2	Constellation QPSK et Insertion du Préfixe Cyclique	19
2.4.3	Correction d'Erreurs (FEC)	21
2.4.4	Cryptographie Appliquée à la Vidéo : AES-256 CTR	22
2.5	Conclusion du Chapitre	23
3	Conception, Intégration et Déploiement Matériel/Logiciel Unifié	24
3.1	Aperçu du Flot de Conception Officiel	25
3.2	Synthèse de Haut Niveau (HLS) et Modélisation d'IPs	25
3.2.1	Introduction à l'Approche HLS (C-to-RTL) et Modélisation C++ Hardware- Aware	26
3.2.2	C Simulation	26
3.2.3	C Synthesis	29
3.2.4	C/RTL Co-simulation	30
3.2.5	Export RTL / Packaging de l'IP	31
3.3	Intégration Système et Flot de Conception Physique	31
3.3.1	Design Entry (IP Integrator)	32
3.3.2	Validation du Design	35
3.3.3	Simulation Comportementale	36
3.3.4	Synthesis	37
3.3.5	Implementation (Place & Route)	38
3.3.6	Bitstream Generation	41
3.4	Déploiement Logiciel Embarqué et Processus d'Amorçage	41
3.4.1	Construction de BOOT.BIN (Bootgen)	42
3.4.2	Boot ROM et FSBL	42
3.4.3	Configuration du PL (Chargement du Bitstream)	42
3.4.4	U-Boot	43
3.4.5	Noyau Linux et Système de Fichiers	43
3.4.6	Bilan du Déploiement Matériel/Logiciel	44
3.5	Conclusion du Chapitre	45
4	Étude Technico-Économique et Conformité Réglementaire	46
4.1	Analyse SWaP-C (Size, Weight, Power, and Cost)	47
4.2	Analyse Financière et Rentabilité des Choix de Conception	47
4.3	Conformité Réglementaire et Juridique au Maroc	48
4.3.1	Cadre relatif à l'usage des drones	48
4.3.2	Cadre relatif à l'usage du spectre radioélectrique	49
4.3.3	Cadre relatif à l'usage de la cryptographie	49
4.4	Conclusion du Chapitre	49
	Conclusion Générale et Perspectives	50

A	Annexes	54
A.1	Carte des Registres : IP Personnalisées	54
A.2	Carte des Registres : Contrôleur DMA	55
A.3	Adresses de Base AXI-Lite	57

Table des figures

1.1	Membres clés de Farasha Systems	4
1.2	La boucle poids-énergie du compromis SWaP	6
1.3	Diagramme de Gantt du stage, structuré selon le flot de conception officiel HLS → Vivado → Boot Tezuka Linux détaillé au Chapitre 3 (01/07/2026 – 31/08/2026)	8
2.1	Architecture générique d'une chaîne de transmission numérique sur onde porteuse	10
2.2	Vue d'ensemble de la liaison vidéo, de la caméra embarquée sur le drone (carte TX) à l'écran de la station au sol (carte RX)	11
2.3	Carte physique retenue : HamGeek / FishBall-PlutoSky (Zynq-7020, AD9363)	15
2.4	Architecture interne du SoC Zynq-7020 : interconnexion entre le PS (ARM) et le PL (FPGA), d'après AMD/Xilinx DS190 [7]	16
2.5	Effet du multiplexage OFDM sur l'occupation spectrale	19
2.6	Constellation QPSK dans le plan complexe I/Q (codage de Gray)	20
2.7	Structure de la trame OFDM prête à être modulée (mode 2K)	21
2.8	Chiffrement AES-256 en mode CTR : le flux de clé, dérivé du compteur, est XORé avec la vidéo claire	22
3.1	Flot de synthèse de haut niveau (HLS), d'après AMD/Xilinx UG902 [11]	25
3.2	Banc de test automatisé de C-Simulation chaînée (TX → 5 canaux → RX → MATLAB)	27
3.3	Comparaison visuelle des images reconstruites selon les cinq scénarios de canal	28
3.4	Utilisation des ressources logiques après C Synthesis, par IP	30
3.5	Flot d'intégration système et de conception physique sous Vivado, d'après AMD/Xilinx UG892 [13]	32
3.6	Block Design Vivado de la carte TX (émission)	33
3.7	Traversée de domaine d'horloge (CDC) sur la chaîne d'émission (carte TX)	34
3.8	Block Design Vivado de la carte RX (réception)	35
3.9	Traversée de domaine d'horloge (CDC) sur la chaîne de réception (carte RX)	35
3.10	Chronogramme AXI4-Stream capturé sous xsim (IP AES-256, smoke test) : 64 mots transférés sur 64, TREADY maintenu haut en continu	36
3.11	Chronogramme AXI4-Stream capturé sous xsim (IP AES-256, backpressure test) : TREADY désasserté par intermittence côté récepteur, 8 mots reçus sur 8, aucune perte ni corruption	36
3.12	Vue physique (<i>Device view</i>) du design synthétisé sous Vivado (TX à gauche, RX à droite)	37
3.13	Utilisation globale des ressources par carte, post-synthèse logique (Zynq XC7Z020)	38
3.14	Utilisation globale des ressources par carte, post-implémentation (Zynq XC7Z020)	39

3.15	Vue de l'implémentation physique (placement et routage) sous Vivado (TX à gauche, RX à droite)	40
3.16	Bannière de Tezuka Linux affichée sur la console série au démarrage, sur les deux cartes	41
3.17	Séquence de démarrage du Zynq-7000, d'après l'architecture de boot standard AMD/Xilinx [20] et le flux propre à Tezuka Linux [19]	41
3.18	Diagnostic sur console série de la carte RX	43

Liste des tableaux

1.1	Services historiques fournis par Farasha Systems	3
1.2	Exigences fonctionnelles, non-fonctionnelles et contraintes techniques	7
2.1	Correspondance entre la chaîne de transmission générique et son implémentation dans ce projet	11
2.2	Benchmark des familles de radios reconfigurables (taxonomie IEEE 1900.1)	13
2.3	Benchmark des plateformes SDR envisagées	14
2.4	Benchmark des standards de diffusion numérique DVB	16
2.5	Benchmark des paramètres de configuration DVB-T retenus	17
2.6	Benchmark des familles cryptographiques envisagées	18
2.7	Table de correspondance bits / constellation QPSK	20
3.1	Artefacts clés du flot de synthèse de haut niveau	26
3.2	Résultats de la C-Simulation chaînée sur les cinq scénarios de canal air-sol	28
3.3	Performances temporelles après C Synthesis (cible : 10 ns / 100 MHz)	29
3.4	Résultats de la C/RTL Co-simulation	31
3.5	Artefacts clés du flot d'intégration système	32
3.6	Résultats d'implémentation (Place & Route, stratégies Vivado par défaut)	38
3.7	Bilan de puissance et de température, post-implémentation	40
3.8	Artefacts de déploiement requis (dossier de payload SD, par carte)	42
3.9	Bilan de déploiement matériel/logiciel	45
4.1	Bilan SWaP-C de la solution retenue	47
4.2	Comparaison indicative : solution développée en interne contre solution commerciale équivalente	48
A.1	Registres communs <code>ap_ctrl</code> et interruptions (AES-256, <code>TX_CHAIN</code> , <code>RX_CHAIN</code>)	54
A.2	Registres de données : IP AES-256 (<code>top_aes_256_tx_rx</code>)	55
A.3	Registres de données : chaînes DVB-T (<code>top_tx_chain</code> / <code>top_rx_chain</code>)	55
A.4	Registres du contrôleur DMA (<code>axi_dmac</code>) : contrôle et transfert	56
A.5	Registres du contrôleur DMA (<code>axi_dmac</code>) : statut et débogage	57
A.6	Adresses de base AXI-Lite des IP personnalisées et du contrôleur DMA	57

Introduction Générale

Les drones industriels occupent aujourd’hui une place croissante dans l’inspection d’infrastructures, la surveillance de sites sensibles et l’exploration de zones difficiles d’accès. Ces missions reposent sur un maillon critique trop souvent négligé : la liaison vidéo qui relie l’appareil à son opérateur. Les technologies grand public (typiquement le Wi-Fi 5.8 GHz) atteignent rapidement leurs limites en contexte industriel : une portée plafonnée à environ 800 mètres, une latence dépassant fréquemment 300 ms, et une vulnérabilité marquée aux interférences et aux évanouissements par trajets multiples.

C’est ce constat qui a motivé Farasha Systems à développer sa propre chaîne de transmission vidéo, entièrement implémentée en matériel reprogrammable (FPGA), afin de garantir une liaison longue portée, sécurisée et déterministe. Le présent stage s’inscrit dans cette démarche : il porte sur l’intégration matérielle, sur System-on-Chip Xilinx Zynq-7020, d’une chaîne complète associant le chiffrement AES-256 en mode CTR à la norme de diffusion numérique DVB-T.

L’objectif fixé est net : transmettre un flux vidéo HD 1080p en temps réel, de manière chiffrée, depuis un drone industriel vers une station au sol, sur une distance de 30 km en ligne de vue, avec une latence de bout en bout inférieure à 250 ms. Ce rapport retrace la démarche complète suivie pour atteindre cet objectif.

Ce rapport s’organise en quatre chapitres. Le Chapitre 1 présente l’organisme d’accueil, Farasha Systems, ainsi que la problématique industrielle et les objectifs du stage. Le Chapitre 2 pose les fondements théoriques de la solution retenue et justifie, par une étude comparative, le choix de l’architecture SDR, du standard DVB-T et du chiffrement AES-256. Le Chapitre 3 détaille la conception, l’intégration et le déploiement matériel et logiciel de la chaîne complète, de la synthèse de haut niveau des IP jusqu’à un système embarqué opérationnel sur silicium. Le Chapitre 4, enfin, situe ce travail au-delà de sa seule réussite technique, à travers un bilan technico-économique et le cadre réglementaire marocain applicable à un déploiement futur.

Organisme d'Accueil et Contexte du Projet

Ce chapitre présente le cadre général du stage : l'entreprise d'accueil, sa mission et sa structure, la problématique industrielle à l'origine de ce projet, la contrainte SWaP qui en découle, ainsi que les objectifs et exigences qui en résultent.

1.1 Introduction

Ce chapitre commence par une présentation de l’organisme d’accueil, Farasha Systems, son historique, ses activités et son organisation. Il expose ensuite la problématique industrielle qui a motivé ce stage, avant de définir les objectifs du projet et les grandes exigences attendues de la solution.

1.2 Présentation de Farasha Systems

1.2.1 Vision, Motivation et Historique

Le secteur des drones (UAV) connaît une croissance soutenue, portée par plusieurs facteurs qui ont conduit Farasha Systems à s’y engager en tant qu’acteur marocain :

- **Avancées technologiques** : les progrès rapides des capteurs, des systèmes de communication et de l’intelligence artificielle élargissent continuellement les capacités des drones.
- **Facteurs économiques** : les drones offrent des alternatives rentables à des tâches traditionnellement longues et coûteuses en main-d’œuvre.
- **Efficacité opérationnelle** : ils améliorent l’efficacité de la collecte de données, de la surveillance et de la logistique.
- **Avantages stratégiques** : notamment dans les applications sensibles, où les drones offrent une surveillance et une précision supérieures avec un risque réduit.
- **Souveraineté technologique** : investir dans le développement national de solutions UAV favorise l’indépendance technologique.

Farasha Systems est une entreprise marocaine fondée en 2016. Elle a gagné la confiance de nombreux partenaires et clients dans différents secteurs, initialement au travers de prestations de service par drone, avant d’élargir son activité vers de véritables projets de Recherche et Développement.

Table 1.1 – Services historiques fournis par Farasha Systems

Inspection de centrales CSP-PT et de panneaux photovoltaïques (par drone et véhicule)
Inspection de structures métalliques et diagnostics industriels
Relevés environnementaux
Cartographie
Désinfection d’espaces publics
Développement de prototypes de drones agricoles pour la pulvérisation

1.2.2 Structure et Organisation

L'entreprise s'organise autour de quatre membres clés :

Abderahman Kriouile

CEO / Fondateur

Fondateur de Farasha Systems, Président
de SUPMTI Maroc, docteur, 5 ans
d'expérience en systèmes embarqués.

Mohamed Saad Ibn Seddik

CTO

Fondateur de blkSAIL, ancien chargé
de cours au MIT, Chief Autonomy
Scientist chez Sea Machines, chercheur
postdoctoral au MIT, professeur à l'UM6P.

Anass Lahcini

COO

Plus de 14 ans d'expérience en gestion
de projets logiciels et systèmes d'infor-
mation au sein d'entreprises françaises.

Mohamed Amine Lamghari

Ingénieur Senior

Plus de 8 ans d'expérience en
systèmes embarqués, chargé
de cours associé à SUPMTI.

Figure 1.1 – Membres clés de Farasha Systems

Farasha Systems est une S.A.R.L. (société à responsabilité limitée) régie par le droit maro-

cain, conformément à la loi n° 5-96 relative aux sociétés à responsabilité limitée.

1.3 Problématique : Transmission Vidéo HD Tactique par Drone

Les liaisons vidéo standards utilisées aujourd'hui pour les drones (typiquement le Wi-Fi 5.8 GHz) présentent des faiblesses critiques dès lors qu'elles sont employées en contexte industriel : une portée limitée à environ 800 mètres, une latence élevée (souvent supérieure à 300 ms), et une vulnérabilité marquée aux interférences et aux évanouissements par trajets multiples. Sur un site industriel réel, la perte du lien vidéo pendant une mission d'inspection peut entraîner des conséquences opérationnelles et sécuritaires importantes ; de plus, ces liaisons grand public n'offrent, par défaut, aucune garantie de confidentialité du flux transmis.

Comment concevoir et intégrer, sur une cible matérielle embarquée, une chaîne de transmission vidéo qui soit à la fois longue portée, sécurisée et compatible avec les contraintes de temps réel d'une liaison drone-sol ?

Face à ce constat, Farasha Systems a entrepris de développer sa propre chaîne de transmission vidéo, entièrement implémentée en matériel reprogrammable (FPGA), afin de s'affranchir des limitations des solutions grand public. C'est cette chaîne (sa conception, son intégration et sa validation) que ce rapport décortique dans les chapitres qui suivent.

1.4 La Contrainte Système Fondamentale : le Compromis SWaP

Avant de détailler les objectifs du stage, il est utile de comprendre *pourquoi* la solution retenue par Farasha Systems prend précisément la forme d'un unique composant électronique reprogrammable, plutôt qu'un assemblage de plusieurs boîtiers séparés. La réponse tient en un seul concept, central à toute électronique embarquée sur drone : le compromis SWaP (*Size, Weight and Power* : taille, poids, consommation).

Contrairement à une station au sol, où l'espace et l'alimentation électrique sont pratiquement illimités, chaque gramme et chaque watt embarqués à bord d'un drone se paient directement en autonomie de vol. Cette contrainte se manifeste très concrètement à travers ce que la formation interne de Farasha Systems sur les fondamentaux du drone appelle la *boucle poids-énergie* :




Figure 1.2 – La boucle poids-énergie du compromis SWaP

Il existe donc toujours une taille de batterie optimale pour une cellule et une mission données ; ce constat, vrai pour un petit drone de compétition de 250 g comme pour un drone industriel de 25 kg, s'applique tout autant à l'électronique de traitement embarquée. C'est précisément ce qui oriente le choix architectural de ce projet : plutôt qu'un assemblage de composants séparés (un modulateur, un chiffreur, un contrôleur radio, chacun dans son propre boîtier, avec sa propre alimentation), un unique composant électronique associant processeur et logique reprogrammable sur la même puce permet de concentrer l'ensemble du traitement numérique dans un seul point d'intégration, réduisant à la fois l'encombrement, la masse et le nombre d'interconnexions embarquées, donc l'impact direct sur l'autonomie de vol du drone.

1.5 Objectifs du Projet et Cahier des Charges

Ce stage est un **stage de développement** : son périmètre couvre la conception, l'intégration matérielle et le déploiement d'une chaîne de transmission vidéo sécurisée pour drone, jusqu'à un système embarqué opérationnel sur silicium, dimensionné pour un flux vidéo HD 1080p en temps réel depuis un drone industriel vers une station au sol, sur une distance de 30 km en ligne de vue, avec une latence de bout en bout inférieure à 250 ms. La validation fonctionnelle complète de ces exigences en conditions réelles, à savoir les tests de bout en bout et la liaison radio effective entre les deux cartes sur le terrain, ne relève pas de ce périmètre : elle constitue une campagne de validation distincte, dont la conduite est confiée à l'équipe de Farasha Systems une fois le développement achevé (Chapitre 3).

Pour atteindre cet objectif, les objectifs spécifiques suivants ont été définis :

- **Intégration matérielle** : assembler, sur la puce cible, les briques de chiffrement et de modulation déjà conçues, ainsi que l'infrastructure de communication interne nécessaire à leur fonctionnement.
- **Validation progressive** : valider chaque brique par simulation avant son intégration matérielle sur la cible physique, afin de limiter les risques et les itérations coûteuses en

temps sur silicium réel.

- **Déploiement logiciel** : mettre en place l'environnement logiciel embarqué nécessaire au pilotage du système, jusqu'à un démarrage et une configuration effectivement vérifiés sur la cible physique.

1.6 Exigences Techniques et Méthodologie de Gestion de Projet

Trois familles d'exigences encadrent la solution : ce que le système doit accomplir (exigences fonctionnelles), la qualité avec laquelle il doit l'accomplir (exigences non-fonctionnelles), et le cadre dans lequel le projet doit être mené (contraintes techniques).

Table 1.2 – Exigences fonctionnelles, non-fonctionnelles et contraintes techniques

Famille	Exigences
Fonctionnelles	• Chiffrer le flux vidéo entrant de façon transparente • Moduler les données chiffrées selon un standard de diffusion numérique robuste, adapté à une liaison longue portée • Démoduler et restituer le flux d'origine après déchiffrement • Configurer la sécurité et piloter le démarrage depuis le processeur embarqué
Non-fonctionnelles	• Latence : compatible avec un usage temps réel • Fiabilité : flux restitué sans erreur en canal idéal • Portée : opérationnel jusqu'à 30 km en ligne de vue • Sécurité : chiffrement robuste, reconnu au niveau industriel
Contraintes techniques	• Matérielles : intégration dans le budget de la puce cible • Délai : livraison dans le cadre d'un stage de deux mois • Réutilisation : briques de chiffrement/modulation déjà conçues en amont, dont l'intégration matérielle est le cœur de ce stage

Les détails techniques précis de chacune de ces exigences (standards retenus, paramètres numériques, architecture matérielle) sont justifiés et développés dans les chapitres suivants, à commencer par les fondements théoriques du Chapitre 2.

Le projet a été mené selon le flot de conception officiel présenté au Chapitre 3 : synthèse de haut niveau (HLS) des trois IP, intégration système sous Vivado jusqu'au bitstream, puis

déploiement logiciel embarqué jusqu'à un système démarré et configuré sur la cible physique, la documentation continue accompagnant ces phases plutôt que de s'y ajouter à la toute fin. Ces phases, bien que réparties sur les huit semaines du stage, ne se sont pas enchaînées strictement les unes après les autres : plusieurs tâches se sont chevauchées d'une phase à l'autre, selon les besoins réels du projet.




Figure 1.3 – Diagramme de Gantt du stage, structuré selon le flot de conception officiel HLS → Vivado → Boot Tezuka Linux détaillé au Chapitre 3 (01/07/2026 – 31/08/2026)

1.7 Conclusion du Chapitre

Ce chapitre a présenté le contexte général du stage : l'organisme d'accueil, la problématique industrielle à l'origine du projet, ainsi que les objectifs et exigences qui en découlent. Le chapitre suivant établit les fondements théoriques des standards retenus pour répondre à cette problématique.

État de l'Art et Fondements Théoriques

Ce chapitre rappelle la chaîne de transmission numérique sur onde porteuse, montre comment chacun de ses blocs a été concrètement instancié dans ce projet, présente l'étude comparative ayant guidé le choix des standards retenus, puis en détaille les fondements mathématiques.

2.1 Rappel : la Chaîne de Transmission Numérique sur Onde Porteuse

Toute transmission numérique sur onde porteuse, c'est-à-dire par voie radioélectrique plutôt que par un support filaire ou optique, s'organise autour d'une même architecture en cascade de blocs fonctionnels [1], [2], [3] : à l'émission, le message est successivement codé (source, puis canal, puis ligne) avant d'être modulé sur une onde porteuse ; à la réception, le récepteur inverse chacune de ces étapes, dans l'ordre inverse, pour reconstituer le message d'origine.




Figure 2.1 – Architecture générique d'une chaîne de transmission numérique sur onde porteuse

Chaque bloc répond à un rôle précis et complémentaire :

- **Codage de source** : réduit la redondance du message d'origine (compression), pour transmettre le plus d'information utile possible dans le minimum de temps.
- **Codage de canal** : ajoute, à l'inverse, une redondance contrôlée, destinée à permettre la détection et la correction d'erreurs introduites par le canal de propagation.
- **Codage de ligne** : associe à chaque symbole numérique une forme d'onde (impulsion) adaptée aux propriétés spectrales souhaitées du signal. C'est cette étape qui traduit une suite de bits en un signal transmissible.
- **Modulation** : transpose ce signal en bande de base sur une onde porteuse haute fréquence $v_p(t) = e^{j(2\pi f_p t + \phi_0)}$, adaptée à la propagation radio et à la bande de fréquence allouée au canal.

Le récepteur applique la séquence miroir : démodulation (retour en bande de base), décodage de ligne (retrouver les symboles numériques), décodage de canal (corriger les erreurs dues au bruit), puis décodage de source (reconstituer le message original).

2.2 Notre Chaîne de Transmission : Correspondance Bloc par Bloc

Le système conçu dans ce projet suit fidèlement cette architecture générique, avec un seul ajout : une étape de chiffrement (et son inverse, le déchiffrement), insérée entre le codage de source et le codage de canal, c'est-à-dire appliquée sur les données déjà compressées, avant l'ajout de la redondance de correction d'erreur. Avant d'en détailler la correspondance bloc par bloc, la figure ci-dessous en situe d'abord la vue d'ensemble physique : deux cartes identiques dans leur architecture (Chapitre 3) mais opposées dans leur rôle, l'une embarquée sur le drone, l'autre au sol.




Figure 2.2 – Vue d'ensemble de la liaison vidéo, de la caméra embarquée sur le drone (carte TX) à l'écran de la station au sol (carte RX)

Le tableau ci-dessous détaille cette même chaîne bloc par bloc, en établissant la correspondance entre le modèle générique et l'implémentation réelle de ce projet.

Table 2.1 – Correspondance entre la chaîne de transmission générique et son implémentation dans ce projet

Bloc générique	Implémentation dans ce projet
Source du message	Caméra HD embarquée sur le drone (flux vidéo brut)
Codage de source	Compression vidéo H.264
Chiffrement (ajout)	AES-256, mode Compteur (CTR), appliqué sur le flux H.264 compressé, en paquets MPEG-2 TS de 188 octets
Codage de canal	Dispersion d'énergie + Reed-Solomon RS(204,188) + code convolutif poinçonné, rendement 1/2 à 7/8

(suite)

Bloc générique	Implémentation dans ce projet
Codage de ligne	Mapping QPSK
Modulation	OFDM 2K : IFFT 2048 points + insertion du préfixe cyclique
Canal de propagation	Liaison radio UHF 600–900 MHz, jusqu'à 30 km, via transceiver AD9363
Démodulation	Acquisition (corrélation du préfixe cyclique) + FFT 2048 points
Décodage de ligne	Démapping QPSK
Décodage de canal	Décodeur de Viterbi (décision dure) + décodeur Reed-Solomon
Déchiffrement (ajout)	AES-256 CTR (fonction symétrique, même IP que le chiffrement)
Décodage de source	Décompression H.264
Destinataire	Écran de la station au sol

Cette correspondance directe entre le modèle théorique et l'implémentation réelle confirme que l'architecture retenue ne s'écarte du modèle classique qu'à un seul endroit : l'insertion du chiffrement, seul véritable ajout de ce projet par rapport à une chaîne de transmission numérique académique standard.

2.3 Étude Comparative des Technologies Retenues

Avant d'approfondir le fonctionnement mathématique des standards retenus, cette section revient sur *pourquoi* ils ont été choisis, par comparaison directe avec les alternatives disponibles.

2.3.1 Famille des Radios : Choix de la Radio Logicielle (SDR)

Le premier choix, en amont même de tout standard ou de toute plateforme, porte sur la famille d'architecture radio. La taxonomie IEEE 1900.1 [4] classe les systèmes radio selon le degré de reconfigurabilité de leur chaîne de traitement, de la radio matérielle figée à des concepts purement théoriques.

Table 2.2 – Benchmark des familles de radios reconfigurables (taxonomie IEEE 1900.1)

Famille	Description	Adéquation
Hardware Radio (HR)	Radio analogique ou circuit dédié (ASIC) figé, aucune reconfigurabilité	✗ Aucune évolutivité
Software Controlled Radio (SCR)	Paramètres pilotés par processeur, mais couche physique figée en matériel	✗ Couche physique non reconfigurable
Software Defined Radio (SDR)	Traitement du signal majoritairement réalisé en matériel reprogrammable (FPGA/DSP)	✓ Retenue
Ideal Software Radio (ISR)	Échantillonnage numérique direct du signal RF, sans étage analogique intermédiaire	✗ Non réalisable avec la technologie actuelle
Ultimate Software Radio (USR)	Concept théorique de radio universelle, indépendante de toute contrainte matérielle	✗ Purement théorique

Une chaîne de transmission implémentée en électronique dédiée (Hardware Radio ou Software Controlled Radio) offre de bonnes performances mais aucune flexibilité : toute évolution du standard de modulation ou de l'algorithme de chiffrement impose une refonte matérielle complète. La Software Defined Radio déporte au contraire la majorité du traitement du signal dans du matériel reprogrammable, permettant de faire évoluer la chaîne par simple mise à jour de la configuration FPGA, une flexibilité qui a orienté le choix de Farasha Systems vers une architecture SDR dès la conception initiale. Les niveaux supérieurs (ISR, USR) restent hors de portée de la technologie actuelle et ne concernent que la recherche prospective.

2.3.2 Benchmark : Choix de la Plateforme SDR

Plusieurs familles de plateformes SDR existent sur le marché, à des niveaux de coût et de capacité très différents.

Table 2.3 – Benchmark des plateformes SDR envisagées

Plateforme	FPGA embarqué	Coût indicatif (MAD)	Limite principale
HackRF One	Aucun (CPLD + MCU)	~3 000 MAD	Traitement reporté sur l'hôte, semi-duplex
BladeRF	Cyclone IV (40k–115k LC)	~4 000–6 500 MAD	Écosystème FPGA moins intégré au SoC
USRP B200/B210	Spartan-6 (75k–150k LC)	7 000 MAD et plus	Coût élevé pour un usage embarqué drone
Familles PlutoSDR	Zynq-7010/7020 (SoC complet)	~1 500–2 500 MAD	Absence d'amplificateur de puissance intégré

Seule la famille PlutoSDR propose, à ce niveau de coût, un véritable System-on-Chip complet (processeur ARM + FPGA sur la même puce) plutôt qu'un simple front-end RF piloté depuis un hôte externe : une différence structurante, puisque c'est précisément cette architecture qui permet d'embarquer l'ensemble du traitement (chiffrement, codage de canal, modulation) directement dans le PL, sans dépendre d'un ordinateur hôte séparé. C'est ce critère, combiné au budget SWaP du Chapitre 1, qui a orienté le choix vers cette famille de plateformes dès la conception initiale.

2.3.3 Spécification de la Cible Physique Retenue

Le développement de ce projet s'est fait directement sur la cible physique finale, sans étape de prototypage intermédiaire sur une autre carte de la famille PlutoSDR. Cette cible est commercialisée sous l'enseigne « HamGeek » [5] mais réellement conçue et fabriquée par OpenSourceSDRLab [6], sous la référence exacte *FishBall/PlutoSky (Z7020/AD9363)* telle qu'elle s'identifie elle-même dans son propre journal de démarrage. Ses caractéristiques principales, telles que documentées par le fabricant : SoC Xilinx Zynq-7020 (53 200 LUTs), transceiver RF Analog Devices AD9363 en configuration 2T2R, 1 Go de DDR3, interface Ethernet ; et, point notable pour ce projet, l'absence d'amplificateur de puissance RF intégré, l'amplification étant reportée sur un étage externe non couvert par le périmètre du stage.




Figure 2.3 – Carte physique retenue : HamGeek / FishBall-PlutoSky (Zynq-7020, AD9363)

2.3.4 Architecture Hétérogène du SoC Retenu : PS vs PL

Le Zynq-7020 repose sur une architecture hétérogène associant deux domaines complémentaires : le *Processing System* (PS), un processeur ARM Cortex-A9 exécutant Linux, responsable des tâches logicielles séquentielles (encodage vidéo H.264, configuration du transceiver, orchestration générale) ; et la *Programmable Logic* (PL), la logique FPGA reprogrammable, responsable du traitement numérique intensif et parallèle (chiffrement, modulation/démodulation, codage/décodage de canal), des opérations pour lesquelles une exécution matérielle dédiée est seule capable de tenir la contrainte de latence de bout en bout inférieure à 250 ms. La Figure 2.4, issue de la documentation officielle AMD/Xilinx [7], détaille cette interconnexion : un *Central Interconnect* relie les deux cœurs ARM Cortex-A9 (avec leur cache L1/L2 partagé et leur contrôleur mémoire DDR3) au sous-système d'E/S (USB, Ethernet, SPI) d'un côté, et à la PL de l'autre via des ports haute performance AXI et un canal de configuration dédié (*Config AES/SHA*), ce dernier port étant précisément celui qui permet, dans ce projet, à la PL de traiter les flux vidéo en parallèle du PS sans jamais saturer un bus partagé.




Figure 2.4 – Architecture interne du SoC Zynq-7020 : interconnexion entre le PS (ARM) et le PL (FPGA), d'après AMD/Xilinx DS190 [7]

2.3.5 Benchmark : Choix du Standard de Diffusion Numérique

Table 2.4 – Benchmark des standards de diffusion numérique DVB

Standard	Contexte de conception d'origine	Adéquation à ce projet
DVB-S	Diffusion satellite, canal quasi sans échos	✗ Peu adapté aux échos terrestres
DVB-C	Diffusion câble, canal filaire fermé	✗ Sans objet (liaison radio libre)
DVB-T	Diffusion terrestre hertzienne, échos multi-trajets	✓ Contexte de propagation identique

Le DVB-T est conçu, dès l'origine, pour un canal de propagation terrestre en visibilité directe mais fortement sujet aux réflexions au sol, exactement le contexte d'une liaison drone-sol sur 30 km. Sa robustesse native face aux trajets multiples (voir §2.4.1 ci-après), combinée à un écosystème normatif et algorithmique mature [8], en fait le choix le plus directement transposable, sans qu'aucune adaptation fondamentale du standard n'ait été nécessaire.

2.3.6 Benchmark : Choix de la Configuration DVB-T

Le standard DVB-T [8] n'impose pas une unique configuration : il définit un ensemble de paramètres (mode de transformée, ordre de modulation, intervalle de garde, rendement de codage) combinables selon les contraintes de chaque déploiement. Le choix retenu pour ce projet découle directement des contraintes d'une liaison point-à-point drone-sol, très différentes de celles d'un réseau de diffusion terrestre classique.

Table 2.5 – Benchmark des paramètres de configuration DVB-T retenus

Paramètre	Options du standard	Choix retenu et justification
Mode de transformée	2K (2048 points) ou 8K (8192 points)	✓ 2K : conçu pour les réseaux mono-fréquence (SFN) à large échelle ; le mode 8K, plus coûteux en calcul et en latence FFT/IFFT, est sans objet pour une liaison point-à-point
Ordre de modulation	QPSK, 16-QAM, 64-QAM	✓ QPSK : constellation la plus robuste au bruit, seule adéquate pour le SNR limité d'une liaison longue portée (voir §2.4.1 et la constellation ci-après)
Intervalle de garde	1/4, 1/8, 1/16, 1/32 (fraction du symbole)	✓ 1/8 (256 échantillons) : suffisant pour absorber les échos attendus sur la liaison air-sol à 30 km, tout en limitant la perte d'efficacité spectrale à environ 11 %
Rendement de codage	1/2, 2/3, 3/4, 5/6, 7/8	Paramètre configurable à l'exécution sur toute la plage du standard (1/2 à 7/8), pour ajuster dynamiquement le compromis débit/robustesse selon les conditions du canal

2.3.7 Benchmark : Choix Cryptographique

Table 2.6 – Benchmark des familles cryptographiques envisagées

Famille	Caractéristique	Adéquation
Asymétrique (RSA, courbes elliptiques)	Calcul lourd, adapté à l'échange de petites quantités de données (clés)	✗ Trop lent pour un flux vidéo continu
Symétrique historique (DES, 3DES)	Clés courtes, vulnérabilités connues	✗ Niveau de sécurité obsolète
AES (Advanced Encryption Standard)	Standard FIPS 197, matériellement efficace, clé jusqu'à 256 bits	✓ Retenu

Au sein de la famille AES, la taille de clé 256 bits a été retenue (plutôt que 128 ou 192) pour offrir la marge de sécurité la plus large disponible dans le standard, à un coût matériel resté négligeable une fois optimisé (voir Chapitre 3), l'AES-256 étant couramment considéré comme le niveau de sécurité de référence pour des applications sensibles. Le choix du mode opératoire (Compteur / CTR, plutôt qu'ECB ou CBC) est détaillé et justifié en §2.4.4 ci-dessous.


2.4 Approfondissement Théorique des Standards Retenus

Cette section détaille le fonctionnement mathématique des deux standards retenus à l'issue de l'étude comparative précédente : la modulation DVB-T (OFDM 2K, QPSK, FEC) et le chiffrement AES-256 CTR.


2.4.1 Chaîne DVB-T : Multiplexage OFDM (2K) et Transformée de Fourier Inverse

Le multiplexage par répartition orthogonale de fréquence (OFDM) répartit un flux de données série sur N sous-porteuses orthogonales transmises en parallèle, plutôt que sur une unique porteuse large bande.

Chaque sous-porteuse étant elle-même un signal sinusoïdal pur de durée finie, son spectre n'est pas une bande plate mais un lobe en *sinus cardinal* (sinc), dont les zéros tombent exactement sur les fréquences des sous-porteuses voisines : c'est cette propriété, et non une simple séparation en fréquence, qui assure l'orthogonalité du multiplexage OFDM.



(a) Avant OFDM : transmission mono-porteuse



(b) Après OFDM : multiplexage en N sous-porteuses orthogonales, chacune un lobe en sinus cardinal nul aux fréquences de toutes les autres

Figure 2.5 – Effet du multiplexage OFDM sur l'occupation spectrale

Pour le mode 2K retenu par [8] et implémenté dans ce projet, $N = 2048$, dont 1705 sous-porteuses effectivement actives (les autres servant de bande de garde spectrale). Chaque symbole OFDM est généré par une Transformée de Fourier Inverse Rapide (IFFT) de taille 2048 appliquée au bloc de symboles fréquentiels à transmettre :

$$x[n] = \frac{1}{N} \sum_{k=0}^{N-1} X[k] e^{j2\pi kn/N}, \quad n = 0, \dots, N-1$$

où $X[k]$ désigne le symbole complexe (issu du mapping QPSK) porté par la sous-porteuse k , et $x[n]$ l'échantillon temporel n du signal OFDM résultant. À la réception, l'opération inverse (FFT) permet de retrouver les symboles fréquentiels d'origine, à condition que le récepteur soit correctement synchronisé sur le début exact de chaque symbole temporel.

L'intérêt de cette répartition sur un grand nombre de sous-porteuses étroites, plutôt qu'une transmission mono-porteuse à large bande, est de rendre chaque sous-canal individuellement insensible à la sélectivité fréquentielle du canal radio : la durée symbole par sous-porteuse devient très supérieure à l'étalement temporel des échos multi-trajets, éliminant l'essentiel de l'interférence entre symboles sans nécessiter d'égaliseur complexe dans le domaine temporel.

2.4.2 Constellation QPSK et Insertion du Préfixe Cyclique

La QPSK (Quadrature Phase-Shift Keying, ou MDP-4) associe à chaque symbole complexe $c_k = a_k + jb_k$ une phase parmi quatre, réparties uniformément sur un cercle unité, soit $c_k = e^{j\varphi_k}$, avec $a_k = \cos \varphi_k$ et $b_k = \sin \varphi_k$ [3]. Le signal modulé résultant s'écrit, en fonction des deux porteuses en quadrature :

$$v_m(t) = v_a(t) \cos(2\pi f_p t + \phi_0) - v_b(t) \sin(2\pi f_p t + \phi_0)$$

où $v_a(t)$ (porteuse en phase, « I ») et $v_b(t)$ (porteuse en quadrature, « Q ») portent respectivement les symboles a_k et b_k . Chaque paire de bits est ainsi associée à un point de la constellation :

Table 2.7 – Table de correspondance bits / constellation QPSK

Bits	a_k	b_k
11	$+\sqrt{2}/2$	$+\sqrt{2}/2$
10	$+\sqrt{2}/2$	$-\sqrt{2}/2$
01	$-\sqrt{2}/2$	$+\sqrt{2}/2$
00	$-\sqrt{2}/2$	$-\sqrt{2}/2$




Figure 2.6 – Constellation QPSK dans le plan complexe I/Q (codage de Gray)

Cette répartition uniforme sur le cercle assure une transmission à enveloppe constante (chaque symbole nécessite la même énergie pour être transmis, indépendamment de sa valeur) et maximise la distance minimale entre points de constellation voisins pour une puissance moyenne donnée. Ce choix, privilégié dans le cahier des charges pour sa robustesse au bruit par rapport à des constellations d'ordre supérieur (16-QAM, 64-QAM, où les points sont plus rapprochés), offre une marge de décision plus large entre symboles voisins, au prix d'un débit binaire par sous-porteuse plus faible, un compromis favorable pour une liaison longue portée où le rapport signal-sur-bruit (SNR) disponible est la ressource la plus contrainte.

L'intervalle de garde inséré avant chaque symbole OFDM (le préfixe cyclique) est une copie exacte de la fin du symbole utile, préfixée devant celui-ci. Sa longueur (256 échantillons, soit 25,6 μ s au regard des paramètres du système) est dimensionnée pour excéder le plus long écho attendu sur le canal de propagation air-sol à 30 km. Tant que le retard d'un écho reste inférieur à cette durée, sa contribution reste contenue dans le préfixe cyclique et n'introduit aucune interférence entre symboles OFDM successifs, au prix d'une perte d'efficacité spectrale d'environ 11 % (256 sur 2048 + 256 échantillons par symbole), un compromis jugé largement favorable

face au risque d'échos non absorbés sur une liaison de cette portée.

Avant d'être modulé, chaque symbole assemble donc, sur 2048 sous-porteuses, quatre catégories de contenu distinctes (données, deux familles de pilotes, et signalisation TPS) ; la figure ci-dessous détaille la composition exacte de la trame ainsi obtenue, telle qu'implémentée dans l'IP de la chaîne TX :




Figure 2.7 – Structure de la trame OFDM prête à être modulée (mode 2K)

2.4.3 Correction d'Erreurs (FEC)

La robustesse de la chaîne face aux erreurs de transmission repose sur trois mécanismes complémentaires, appliqués en cascade à l'émission :

1. **Dispersion d'énergie (scrambling)** : un registre à décalage à rétroaction linéaire (PRBS) est XORé avec les données utiles avant codage, afin de garantir un spectre transmis statistiquement équilibré (éviter de longues séquences de bits identiques, qui dégraderaient la récupération d'horloge côté récepteur), conformément à [8].
2. **Codage de canal externe (Reed-Solomon RS(204,188))** : un code correcteur en blocs qui ajoute 16 octets de redondance à chaque paquet MPEG-2 TS de 188 octets, permettant de corriger jusqu'à 8 octets erronés par bloc de 204 octets reçus, quelle que soit leur position dans le bloc.
3. **Codage de canal interne (code convolutif poinçonné)** : un codeur convolutif de rendement mère $1/2$ et de longueur de contrainte $K = 7$, dont la sortie est poinçonnée (certains bits codés sont supprimés selon un motif périodique) pour atteindre le rendement de codage effectif configuré ($1/2$ à $7/8$). Ce code, complété d'un entrelaceur convolutif de Forney, procure un gain de codage estimé à 5–7 dB, décisif pour maintenir un Taux d'Erreur Binaire (BER) acceptable sur une liaison à faible SNR.

À la réception, le décodage suit l'ordre inverse : un décodeur de Viterbi corrige les erreurs introduites par le canal sur le flux convolutif, puis le décodeur Reed-Solomon corrige les erreurs résiduelles en blocs. Le décodeur de Viterbi implémenté ici opère en *décision dure* (rendement $1/2$, $K = 7$, profondeur de traceback de 35, cinq fois la longueur de contrainte, conforme à [8]) plutôt qu'en décision douce (à base de métriques de vraisemblance, LLR). Ce choix, délibéré dès la conception initiale des IP, coûte environ 2–3 dB de marge de liaison par rapport à une implémentation à décision douce, mais réduit fortement la complexité matérielle du décodeur, un compromis assumé au regard du budget de ressources FPGA disponible sur le Zynq-7020.

2.4.4 Cryptographie Appliquée à la Vidéo : AES-256 CTR

Le chiffrement de la charge utile vidéo repose sur l'algorithme AES (Advanced Encryption Standard) à clé de 256 bits, utilisé en mode Compteur (CTR) tel que défini par [9]. Le mode CTR transforme l'algorithme par blocs AES (qui chiffre nativement des blocs fixes de 128 bits) en un chiffrement de flux : un compteur croissant (nonce concaténé à un compteur incrémental) est chiffré par AES à chaque bloc pour produire un flux de clé (keystream), qui est ensuite simplement XORé avec les données en clair :

$$C_i = P_i \oplus \text{AES}_K(\text{Nonce} \parallel i)$$

où P_i et C_i désignent respectivement le i -ième bloc de texte clair et de texte chiffré, K la clé AES-256, et i le compteur de bloc.




Figure 2.8 – Chiffrement AES-256 en mode CTR : le flux de clé, dérivé du compteur, est XORé avec la vidéo claire

La propriété déterminante de ce mode, pour une application de transmission radio, est l'*absence de propagation d'erreur* entre blocs successifs : le déchiffrement de chaque bloc ne dépend que de son propre compteur, jamais du contenu ou de la validité des blocs voisins. Une erreur radio résiduelle, non entièrement corrigée par le Viterbi et le Reed-Solomon en amont, ne corrompt donc qu'un nombre limité de bits en sortie du déchiffrement, sans effet d'avalanche sur le reste du flux vidéo, une propriété que n'offrent pas les modes de chaînage par blocs (CBC), où une seule erreur de transmission peut corrompre deux blocs déchiffrés consécutifs.

2.5 Conclusion du Chapitre

Ce chapitre a établi les fondements théoriques de la solution retenue : la chaîne de transmission numérique sur onde porteuse, sa correspondance directe avec l'implémentation réelle de ce projet, l'étude comparative ayant guidé le choix du DVB-T, de la plateforme SDR à base de Zynq et du chiffrement AES-256, ainsi que les principes mathématiques de l'OFDM, de la QPSK et du mode CTR. Le chapitre suivant détaille la conception, l'intégration et le déploiement matériel et logiciel de cette chaîne sur la cible physique.

Conception, Intégration et Déploiement Matériel/Logiciel Unifié

Ce chapitre couvre, dans l'ordre où elles s'enchaînent, les trois étapes qui transforment le code C++ des IP en un système embarqué opérationnel : la synthèse de haut niveau (HLS) produit le RTL exporté sous forme d'IP, cette IP est intégrée et implémentée sous Vivado pour produire un bitstream, et ce bitstream devient l'artefact chargé au démarrage par la chaîne de boot jusqu'au système embarqué complet.

3.1 Aperçu du Flot de Conception Officiel

Cette succession HLS → Vivado → boot n'est pas un enchaînement propre à ce projet : c'est le flot de conception embarquée que documente AMD/Xilinx lui-même pour les SoC Zynq-7000, dans le tutoriel de référence *Zynq-7000 SoC : Embedded Design Tutorial* [10]. Ce document décrit le même triptyque retrouvé dans les trois sections de ce chapitre : la génération d'IP matérielles réutilisables par synthèse de haut niveau, leur intégration au sein d'un *Block Design* Vivado pour produire un bitstream, puis le chargement de ce bitstream par une chaîne de boot en deux temps propre au Zynq : la BootROM interne, exécutée par le cœur 0 pendant que le cœur 1 reste en attente, qui charge et authentifie le *First Stage Bootloader* (FSBL) depuis le périphérique de boot, ce dernier configurant ensuite la PL avant de céder la main à U-Boot puis au noyau Linux. Le respect de cet ordre n'est pas arbitraire : chaque étape produit l'artefact d'entrée de la suivante (IP → bitstream → image de boot), et c'est cette dépendance séquentielle, documentée par le fabricant du SoC lui-même, qui structure les trois sections qui suivent.



3.2 Synthèse de Haut Niveau (HLS) et Modélisation d'IPs

La synthèse de haut niveau (High-Level Synthesis, HLS) traduit un algorithme décrit en C/C++ en une implémentation matérielle synthétisable (RTL), plutôt que d'écrire directement du VHDL ou du Verilog. AMD/Xilinx documente ce flot en cinq étapes séquentielles [11] : la simulation logicielle de l'algorithme (*C Simulation*), sa traduction en RTL (*C Synthesis*), la vérification de ce RTL par rejeu du même testbench (*C/RTL Co-simulation*), puis son export sous forme de bloc IP réutilisable (*Export RTL*), avec, entre la simulation et la synthèse, une boucle d'itération où des directives d'optimisation (`#pragma`) affinent le matériel généré sans toucher à l'algorithme lui-même.




Figure 3.1 – Flot de synthèse de haut niveau (HLS), d'après AMD/Xilinx UG902 [11]

Les artefacts produits à chaque étape sont génériques et communs aux trois IP développées dans ce projet :

Table 3.1 – Artefacts clés du flot de synthèse de haut niveau

Artefact	Rôle
Modèle C++ synthétisable	Description hardware-aware de l'algorithme, entrée de la synthèse de haut niveau
Testbench de référence	Vecteurs de test exécutés aussi bien en C Simulation qu'en C/RTL Co-simulation
Paquet IP (IP-XACT)	Export final de l'IP synthétisée, directement importable dans le catalogue de composants de Vivado

3.2.1 Introduction à l'Approche HLS (C-to-RTL) et Modélisation C++ Hardware-Aware

Écrire du C++ destiné à la synthèse matérielle diffère profondément de la programmation logicielle classique : le code n'est plus exécuté séquentiellement par un processeur, mais traduit en un circuit où chaque opération occupe une ressource physique et chaque boucle devient une structure temporelle concrète (registres, machine d'états). Cette approche « hardware-aware » repose sur trois adaptations principales par rapport à du C++ ordinaire :

- **Arithmétique à virgule fixe** : les types flottants natifs sont remplacés par des types à largeur de bits explicite (entiers et virgule fixe dimensionnés au besoin), car le matériel FPGA ne dispose pas nativement d'unités de calcul flottant efficaces à ce niveau d'intégration.
- **Interfaces explicites** : les frontières de la fonction C++ (arguments, valeur de retour) sont annotées par des directives qui déterminent le protocole matériel : liaison en flux continu (AXI4-Stream) pour les données vidéo, registres de contrôle accessibles par le processeur (AXI4-Lite) pour la configuration.
- **Parallélisme explicite** : les blocs de traitement indépendants sont organisés en étages parallèles communiquant par mémoires tampons (modèle *dataflow*), afin que le synthétiseur puisse effectivement paralléliser le matériel plutôt que de n'optimiser qu'une exécution séquentielle.

C'est cette discipline de modélisation qui a permis de dériver, à partir d'un unique modèle C++ par IP, à la fois une validation algorithmique rapide (§3.2.2) et une implémentation matérielle directement synthétisable, sans réécriture intermédiaire en RTL manuel.

3.2.2 C Simulation

Avant de synthétiser le moindre circuit, chaque algorithme est d'abord exécuté et validé comme un programme logiciel ordinaire, sur le processeur de la machine de développement, une étape rapide (de l'ordre de la seconde) qui permet d'itérer librement sur l'algorithme avant d'engager le temps de calcul, bien plus long, de la synthèse matérielle.

Pour valider la robustesse de bout en bout sans intervention manuelle répétitive, un banc de test automatisé enchaîne les trois IP du projet : une image de test (64×64 pixels) est chiffrée, transmise à travers la chaîne DVB-T d'émission, puis soumise à cinq scénarios de canal air-sol dont la sévérité progresse par paliers réalistes (inspirés de la littérature scientifique sur la propagation UAV [12]), avant d'être reçue, décodée et déchiffrée ; un script d'évaluation final compare l'image reconstruite à l'originale. Chaque scénario applique la même combinaison de trois perturbations élémentaires, avec une sévérité croissante : un bruit blanc gaussien additif (caractérisé par son écart-type σ), un décalage de fréquence porteuse (CFO, en Hz), et, pour les scénarios les plus sévères, un trajet multiple à un seul écho (retard et gain relatif).





Figure 3.2 – Banc de test automatisé de C-Simulation chaînée (TX → 5 canaux → RX → MATLAB)

Table 3.2 – Résultats de la C-Simulation chaînée sur les cinq scénarios de canal air-sol

Scénario	σ (bruit)	CFO	Écho	Résultat
1. Labo idéal	5,0	0 Hz	Aucun	✓ 0 erreur (image parfaite)
2. Vol nominal (30 km)	50,0	200 Hz	Aucun	69 pixels erronés
3. Périurbain (échos)	100,0	500 Hz	20 éch. ($\sim 2 \mu\text{s}$), gain 0,5	43 pixels erronés
4. Météo dégra- dée	250,0	1000 Hz	40 éch. ($\sim 4,3 \mu\text{s}$), gain 0,7	638 pixels erronés (limite de correction)
5. Tempête ex- trême	500,0	2000 Hz	10 éch. ($\sim 1,1 \mu\text{s}$), gain 0,9	✗ 4060 pixels erronés (décro- chage total)

**Figure 3.3** – Comparaison visuelle des images reconstruites selon les cinq scénarios de canal

Les scénarios 1 à 3 valident un fonctionnement quasi parfait dans les conditions opérationnelles visées (liaison à 30 km en ligne de vue, avec échos modérés), le scénario 4 confirme que la chaîne de correction d'erreurs atteint sa limite de manière prévisible plutôt que par une défaillance brutale, et le scénario 5 confirme que le système se comporte de façon cohérente même

hors de son domaine de fonctionnement garanti. Cette validation logicielle complète acquise, l'étape suivante consiste à traduire chaque algorithme en matériel physique.

3.2.3 C Synthesis

La C Synthesis est l'étape où l'outil traduit le code C++ validé en une implémentation matérielle synthétisable (VHDL/Verilog), en ordonnant chaque opération dans des cycles d'horloge effectifs. Trois indicateurs qualifient le résultat obtenu :

- **Fréquence maximale (Fmax)** : l'inverse du chemin combinatoire le plus long estimé entre deux registres ; elle doit rester supérieure à la fréquence d'horloge cible pour garantir un fonctionnement stable, sans violation de timing.
- **Latence** : le nombre de cycles d'horloge séparant l'arrivée d'une donnée en entrée de la disponibilité du résultat correspondant en sortie.
- **Utilisation des ressources** : répartie entre quatre types de ressources FPGA aux rôles distincts : les *LUT* (générateurs de fonctions logiques combinatoires, la ressource la plus générale), les *FF* (bascules, éléments de mémorisation séquentielle utilisés notamment pour le pipelining), les *BRAM* (mémoire embarquée dédiée, pour les tables de correspondance et les tampons de données) et les *DSP* (blocs arithmétiques dédiés au calcul multiplication-accumulation, plus efficaces qu'une implémentation en logique générique).

La cible retenue pour les trois IP de ce projet est une période de 10 ns (100 MHz), la fréquence standard des bus AXI4 du processeur Zynq :

Table 3.3 – Performances temporelles après C Synthesis (cible : 10 ns / 100 MHz)

IP	Fmax estimée	Statut
AES-256	129,67 MHz (7,71 ns)	✓ Marge confortable
Chaîne TX (DVB-T 2K)	114,29 MHz (8,75 ns)	✓ Toutes contraintes de boucle satisfaites
Chaîne RX (DVB-T 2K)	100,64 MHz (9,94 ns)	✓ Marge réduite mais respectée




Figure 3.4 – Utilisation des ressources logiques après C Synthesis, par IP

L'IP de réception, sensiblement plus volumineuse que les deux autres (chaîne de démodulation OFDM, égalisation et double décodage de canal), a d'abord dépassé, lors de sa première synthèse, la capacité logique disponible sur la puce cible (129 % des LUTs), rendant toute implémentation physique impossible. Les opérations arithmétiques les plus coûteuses en logique combinatoire (des divisions, utilisées dans l'estimation de canal et l'égalisation) ont donc été remplacées par des tables de correspondance précalculées, stockées en mémoire embarquée (BRAM) plutôt qu'en LUTs, ramenant l'occupation à 69 % des LUTs (Figure 3.4), un niveau confortable pour l'implémentation.

Le même type d'optimisation a été appliqué à l'IP de chiffrement : bien que l'algorithme AES ne consomme théoriquement aucune ressource arithmétique dédiée (0 % de DSP), une synthèse instanciant une unité de substitution (S-Box) par tour de l'algorithme aurait fait exploser les LUTs par réplication. Le retrait délibéré des directives de déroulement de boucle force au contraire le synthétiseur à réutiliser séquentiellement un unique composant S-Box, maintenant l'occupation de l'AES-256 à seulement 6 % des LUTs.

3.2.4 C/RTL Co-simulation

Une fois le RTL généré, la co-simulation rejoue le même testbench directement sur ce RTL, dans un simulateur de signaux, afin de vérifier l'absence de tout écart de comportement entre le modèle C++ de référence et le matériel réellement synthétisé, une garantie plus forte que la seule C Simulation, mais dont le coût en temps de calcul croît fortement avec la taille du circuit simulé.

Table 3.4 – Résultats de la C/RTL Co-simulation

IP	Statut	Justification
AES-256	✓ Réussie	IP de taille modeste (6 % de LUTs) : co-simulation complète en un temps raisonnable, 0 erreur.
Chaîne TX / Chaîne RX	Non exécutée séparément	Durée de simulation RTL disproportionnée pour des IP de cette taille (jusqu'à 69 % des LUTs).

Ce choix a été délibéré, non par manque de rigueur : la co-simulation RTL complète de la chaîne TX ou RX aurait représenté plusieurs heures de calcul par exécution, un coût disproportionné au regard du calendrier du stage. Deux garanties indépendantes ont été jugées suffisantes pour couvrir ce risque avec un intervalle de confiance élevé : d'une part, le succès de la C-Simulation chaînée de bout en bout (§3.2.2), qui valide l'algorithme sur l'intégralité du pipeline TX/RX/AES plutôt que sur une IP isolée ; d'autre part, des rapports de C Synthesis propres, sans avertissement de dépendance non résolue ni de violation de contrainte. La validation matérielle définitive de ces deux IP a ensuite été obtenue directement sur silicium réel, lors de l'intégration physique (Chapitre 3).

3.2.5 Export RTL / Packaging de l'IP

Une fois validée, chaque IP est exportée au format IP-XACT (`component.xml`), un format d'échange standard qui décrit à la fois l'implémentation RTL et l'interface externe du bloc (ports AXI4-Stream pour les flux de données, AXI4-Lite pour les registres de contrôle). C'est ce paquet IP, indépendant de tout outil de simulation, qui devient l'unité d'intégration de la section suivante : chacune des trois IP est importée dans le catalogue de composants de Vivado Design Suite pour y être câblée au reste du système.

3.3 Intégration Système et Flot de Conception Physique

L'intégration système regroupe les IP exportées par la synthèse de haut niveau au sein d'un flot de conception physique classique, tel que documenté par AMD/Xilinx pour Vivado Design Suite [13] : assemblage graphique du système (*Design Entry*), vérification structurelle, simulation comportementale, synthèse logique, implémentation physique (placement et routage), puis génération du bitstream final chargé sur la puce.

Cette intégration ne part pas d'une page blanche : l'architecture matérielle globale (Block Design, contraintes physiques) s'appuie sur le HDL open-source publié par Analog Devices pour sa gamme PlutoSDR [14], qui fournit la structure de référence pour interfacer un SoC Zynq avec un transceiver RF de la famille AD936x. La carte physique cible n'étant cependant qu'un dérivé de cette plateforme de référence (§2.3.3), et non un exemplaire authentique, cette base

générique a nécessité des corrections ciblées, notamment sur les contraintes physiques (XDC) définissant l'affectation des broches et l'interface radio, guidées par le projet de référence matérielle faisant autorité pour cette carte, `fishball_iio` [15], plutôt que par la documentation générique d'Analog Devices seule.




Figure 3.5 – Flot d'intégration système et de conception physique sous Vivado, d'après AMD/Xilinx UG892 [13]

Les artefacts clés de ce flot sont, eux aussi, génériques et communs aux deux projets :

Table 3.5 – Artefacts clés du flot d'intégration système

Artefact	Rôle
Block Design	Description graphique de l'interconnexion des IP (personnalisées et catalogue standard)
Contraintes (XDC)	Affectation des broches physiques et contraintes temporelles pour l'implémentation
Bitstream	Fichier de configuration binaire du FPGA, artefact final de cette section et point de départ de la suivante

3.3.1 Design Entry (IP Integrator)

L'IP Integrator de Vivado permet d'assembler un système complet de façon graphique (un *Block Design*), en câblant entre eux des blocs IP (aussi bien issus du catalogue standard AMD/Xilinx que des IP personnalisées exportées à l'étape précédente) via des interfaces normalisées (AXI4, AXI4-Stream, AXI4-Lite), plutôt qu'en écrivant à la main la structure RTL de ces connexions.

Le système reposant sur deux cartes physiques distinctes (l'une côté drone pour l'émission, l'autre au sol pour la réception), le projet est organisé en deux Block Design séparés reflétant cette réalité matérielle. Chacun suit la même architecture de principe : un contrôleur d'accès direct à la mémoire relie la mémoire du processeur à un flux AXI4-Stream continu ; ce flux traverse successivement l'IP de chiffrement, puis la chaîne de traitement DVB-T (émission ou réception selon la carte), avant d'atteindre l'IP d'interface radio, qui pilote le transceiver RF via une liaison différentielle LVDS.

Au premier démarrage, la puce radio ne répondait à aucune commande sur son bus de contrôle série, rendant toute configuration impossible ; une fois cette anomalie corrigée, une seconde est apparue, l'interface numérique reliant la puce radio au FPGA étant configurée selon une norme

électrique différente de celle effectivement câblée sur la carte. Le projet de référence générique dont est dérivée l'architecture correspond en effet à une carte différente de celle utilisée ici (un dérivé, pas l'original) : le plan de brochage du bus de contrôle qu'il suppose ne correspond pas au routage de cette carte. Le bon mapping, ainsi que la bonne norme d'interface (une liaison différentielle plutôt que la liaison asymétrique supposée par défaut), ont été retrouvés en consultant le code source de référence faisant autorité pour ce matériel [15] ; la bascule s'est faite via un unique paramètre déjà supporté par l'IP d'interface radio, sans réécriture architecturale.

- **Carte TX (émission)** : ce Block Design assemble, de la mémoire du processeur jusqu'à la puce radio, la chaîne complète d'émission : un contrôleur d'accès direct à la mémoire (`axi_dmac`) prélève le flux vidéo à chiffrer depuis la mémoire du processeur et l'achemine, via une interface AXI4-Stream continue, jusqu'à l'IP de chiffrement AES-256 ; celle-ci transmet à son tour le flux chiffré à la chaîne de traitement DVB-T d'émission, qui produit les symboles modulés prêts à être transmis ; ces symboles atteignent enfin l'IP `tx_upack`, chargée de les emballer dans le format attendu par l'interface radio, elle-même pilotée par le transceiver AD9363 via une liaison différentielle LVDS. En parallèle de ce chemin de données, un bus de configuration AXI4-Lite relie le processeur embarqué aux deux IP personnalisées (AES-256 et chaîne TX), permettant d'y écrire la clé de chiffrement, le nonce et les paramètres de codage de canal, puis de piloter leur démarrage, un fonctionnement effectivement vérifié par écriture puis relecture de registre lors du déploiement logiciel (§3.4).




Figure 3.6 – Block Design Vivado de la carte TX (émission)

Entre ces IP personnalisées et le reste du système circule cependant un flux à deux horloges distinctes, une contrainte que la première implémentation physique n'avait pas

correctement anticipée : câblées directement sur le domaine de l’horloge radio brute (250 MHz), les IP personnalisées y provoquaient une violation de timing importante. Les IP personnalisées ont donc été déplacées sur leur propre domaine d’horloge, plus lent (100 MHz), avec une véritable traversée de domaine d’horloge (*Clock Domain Crossing*, CDC) au moyen de mémoires tampon asynchrones dédiées, insérées de part et d’autre de la frontière entre les deux domaines.




Figure 3.7 – Traversée de domaine d’horloge (CDC) sur la chaîne d’émission (carte TX)

- **Carte RX (réception)** : la carte RX reprend la même architecture en sens inverse : la puce radio AD9363 restitue, via LVDS, les échantillons reçus à l’IP `cpack`, qui les dépaquette avant de les transmettre à la chaîne de traitement DVB-T de réception (démodulation, égalisation, double décodage de canal), cette même IP dont l’occupation en LUTs avait été ramenée de 129 % à 69 % par report des divisions vers des tables de correspondance précalculées en BRAM (§3.2.3), puis à l’IP de déchiffrement AES-256, avant que le contrôleur DMA ne les redépose en mémoire processeur. Le même bus de configuration AXI4-Lite y pilote les deux IP personnalisées. Cette symétrie n’est cependant pas parfaite : la frontière native 64 bits du contrôleur DMA côté RX a nécessité l’ajout de deux convertisseurs de largeur (64 ↔ 32 bits) de part et d’autre des IP personnalisées, absents côté TX où le chemin de données reste naturellement sur 32 bits ; et un correctif de polarité, sur le signal de remise à zéro partagé `axi_ad9361_rst`, s’est révélé nécessaire pour que la traversée de domaine d’horloge s’initialise correctement sur cette carte.




Figure 3.8 – Block Design Vivado de la carte RX (réception)




Figure 3.9 – Traversée de domaine d'horloge (CDC) sur la chaîne de réception (carte RX)

Une fois ce changement d'architecture appliqué sur les deux cartes, le bus de contrôle des IP personnalisées, accessible depuis le processeur, a d'abord cessé de répondre de façon fiable : son horloge restait couplée, par un chemin de remise à zéro partagé avec d'autres périphériques, d'une manière qui provoquait un verrouillage. Un re-câblage vers une horloge de contrôle indépendante, suivant un mécanisme déjà supporté par le générateur de remise à zéro du système, a résolu le blocage sans effet secondaire, sur les deux cartes.

3.3.2 Validation du Design

Avant toute synthèse, Vivado propose une vérification structurelle du Block Design : cohérence des connexions, présence d'un pilote pour chaque port, compatibilité déclarée des horloges et des remises à zéro. Cette étape, utile, n'est cependant pas exhaustive : elle ne réalise pas de vérification stricte de largeur de bus entre deux interfaces AXI4-Stream de tailles différentes, ni de vérification de polarité de signal de remise à zéro : deux classes de défauts bien réels rencontrés plus loin dans ce chapitre (§3.3.1), qui n'ont été détectées ni par cette étape ni par la synthèse, seulement par une élaboration RTL complète.

3.3.3 Simulation Comportementale

Au-delà de la vérification structurelle, une simulation comportementale du Block Design complet (rejouant, au niveau RTL et sous Vivado Simulator, des vecteurs de test sur l'ensemble du système intégré plutôt que sur chaque IP isolée) permet de couvrir des classes d'erreurs propres à l'intégration : synchronisation entre blocs, comportement du protocole AXI4-Stream sous contrainte réelle de débit. La pratique usuelle pour ce type d'interface distingue deux scénarios de test complémentaires [16] :

- **Smoke test** : un scénario minimal, sans contrainte particulière sur le récepteur, visant à vérifier qu'un flux de données traverse correctement l'ensemble de la chaîne intégrée, de bout en bout.
- **Backpressure test** : un scénario où le récepteur désactive volontairement son signal de disponibilité (**TREADY**) par intermittence, afin de vérifier que chaque bloc de la chaîne suspend et reprend correctement son émission sans perte ni corruption de donnée, le comportement attendu de toute interface AXI4-Stream correctement implémentée [16].

Une simulation comportementale du *Block Design* complet (processeur, DMA et interface radio inclus) exigerait de simuler, au niveau RTL, une séquence de démarrage Zynq complète, un coût de calcul notablement disproportionné à ce niveau de fidélité (couramment plusieurs heures, voire davantage, pour une seule exécution), pour la même raison de fond déjà retenue pour écarter la C/RTL Co-simulation complète des chaînes TX/RX (§3.2.4). Ces deux scénarios ont donc été exécutés directement sur les IP personnalisées, isolées de la partie processeur, selon la pratique usuelle de vérification d'IP AXI recommandée par AMD/Xilinx [17] : un banc de test dédié pilote directement les ports AXI4-Stream et AXI4-Lite de l'IP, sans dépendre du reste du système.




Figure 3.10 – Chronogramme AXI4-Stream capturé sous xsim (IP AES-256, smoke test) : 64 mots transférés sur 64, TREADY maintenu haut en continu




Figure 3.11 – Chronogramme AXI4-Stream capturé sous xsim (IP AES-256, backpressure test) : TREADY désasserté par intermittence côté récepteur, 8 mots reçus sur 8, aucune perte ni corruption

Ces deux résultats, obtenus directement sur l'IP AES-256 réelle (et non un modèle abstrait),

confirment que le protocole AXI4-Stream y est correctement implémenté dans les deux scénarios de test standards [17] : un flux continu sans contrainte particulière (Figure 3.10) et un flux soumis à une désassertion intermittente de **TREADY** côté récepteur, sans perte ni corruption de donnée (Figure 3.11). La chaîne TX/RX complète, dont la simulation comportementale au niveau système reste disproportionnée pour les raisons exposées plus haut, a quant à elle été validée directement sur silicium (Tableau 3.9), une preuve plus forte, puisqu'elle porte sur le système effectivement déployé plutôt que sur un modèle simulé.

3.3.4 Synthesis

La synthèse logique sous Vivado (à ne pas confondre avec la C Synthesis de la synthèse de haut niveau, §3.2.2) traduit l'ensemble du Block Design validé, IP personnalisées et logique d'interconnexion comprises, en un réseau logique synthétisable pour le système complet, plutôt que pour chaque IP prise isolément. Un seul indicateur qualifie ce résultat intermédiaire, l'utilisation des ressources : cette étape ne place ni ne route encore le design, et ne produit donc pas de rapport de timing exploitable (WNS, TNS), qui n'apparaît qu'après l'implémentation (§3.3.5).




Figure 3.12 – Vue physique (*Device view*) du design synthétisé sous Vivado (TX à gauche, RX à droite)

L'utilisation des ressources obtenue à l'échelle du système complet, à ce stade de synthèse logique (avant optimisation physique et placement-routing), est la suivante :




Figure 3.13 – Utilisation globale des ressources par carte, post-synthèse logique (Zynq XC7Z020)

3.3.5 Implementation (Place & Route)

L'implémentation place physiquement chaque élément logique sur la puce puis route les connexions entre eux, en respectant les contraintes temporelles réelles du silicium. Trois familles de résultats qualifient cette étape, la seule à produire un rapport de timing net : la fermeture du timing, l'utilisation des ressources à l'échelle de la carte complète, et le bilan de puissance et de température.

- **Timing** : trois indicateurs qualifient la fermeture du timing :
 - **WNS (Worst Negative Slack)** : la marge la plus défavorable observée sur l'ensemble des chemins de *setup* du design ; une valeur positive signifie qu'aucun chemin ne viole sa contrainte de temps de propagation.
 - **WHS (Worst Hold Slack)** : la même marge, mais pour les contraintes de *hold* (stabilité du signal après le front d'horloge) ; également positive si respectée.
 - **TNS (Total Negative Slack)** : la somme de toutes les violations de timing du design ; une valeur nulle signifie qu'aucun point de terminaison n'est en échec, sur l'ensemble du design.

Ces trois indicateurs prennent, sur les deux cartes, les valeurs suivantes :

Table 3.6 – Résultats d'implémentation (Place & Route, stratégies Vivado par défaut)

Indicateur	Carte TX	Carte RX
WNS	✓ +0,206 ns	✓ +0,130 ns
WHS	+0,021 ns	+0,029 ns
TNS	0,000 (aucun échec)	0,000 (aucun échec)
Bitstream	✓ Généré	✓ Généré

- **Ressources** : ce résultat de timing se double d'un budget de ressources confortable à l'échelle de la carte complète (et non plus seulement des trois IP personnalisées, déjà détaillées au Tableau 3.3), réparti comme suit :




Figure 3.14 – Utilisation globale des ressources par carte, post-implémentation (Zynq XC7Z020)

Le nombre de LUTs y est sensiblement plus bas qu'au stade de synthèse logique (56,3 % contre 62,4 % pour TX, 77,3 % contre 84,8 % pour RX, Figure 3.13), un écart attendu à ce stade : Vivado signalait déjà ce compte de LUTs comme provisoire à la synthèse, les optimisations physiques de l'implémentation en réduisant typiquement le nombre. Les autres ressources (FF, BRAM, DSP), déjà fixées dès la synthèse, restent en revanche quasiment inchangées entre les deux stades.

- **Puissance et température** : trois indicateurs qualifient ce bilan :
 - **Puissance totale sur puce** : la puissance électrique globale consommée par la puce, décomposée en une part dynamique (liée à la commutation des portes logiques à la fréquence de fonctionnement) et une part statique (fuite, indépendante de l'activité).
 - **Température de jonction estimée** : la température atteinte au niveau du silicium lui-même, déduite de la puissance dissipée et de la résistance thermique du boîtier, pour une température ambiante de référence.
 - **Ambiente maximale admissible** : la température ambiante la plus élevée que l'environnement de la carte peut atteindre sans que la température de jonction ne dépasse la limite garantie par le fabricant.


Ces indicateurs prennent, sur les deux cartes, les valeurs suivantes :

Table 3.7 – Bilan de puissance et de température, post-implémentation

Indicateur	Carte TX	Carte RX
Puissance totale sur puce	1,449 W	3,150 W
dont dynamique / statique	1,312 W / 0,137 W	2,936 W / 0,213 W
Température de jonction estimée	41,7 °C	61,3 °C
Ambiante maximale admissible	68,3 °C	48,7 °C

Ces estimations de puissance sont annotées par Vivado d'un niveau de confiance *faible*, en l'absence d'un fichier d'activité de simulation réelle en entrée du calcul, un raffinement possible mais non réalisé faute de temps, qui resserrerait ces marges sans en remettre en cause l'ordre de grandeur. La carte RX, dont la chaîne de réception est sensiblement plus volumineuse (Figure 3.4), consomme logiquement davantage et présente une température de jonction plus élevée.

Ces deux températures restent très en-deçà de la plage de fonctionnement garantie par le fabricant : le Zynq-7020 en version commerciale supporte une température de jonction de 0 à 85 °C [18], ce qui laisse une marge d'au moins 24 °C sur la carte RX, la plus chargée thermiquement, sans même tenir compte de la ventilation active intégrée à la carte, un dispositif qui, à ces niveaux de puissance déjà confortables, joue un rôle de sécurité supplémentaire plutôt que de condition nécessaire au bon fonctionnement.

**Figure 3.15** – Vue de l'implémentation physique (placement et routage) sous Vivado (TX à gauche, RX à droite)

Une marge de timing positive a été obtenue sur les deux cartes sans recourir à une stratégie

d'implémentation particulière (compression de surface ou autre). Ce résultat net n'a cependant pas été acquis directement : il repose sur le changement d'architecture (traversée de domaine d'horloge) déjà présenté lors de la description du Block Design (§3.3.1), appliqué après une première violation de timing sévère.

3.3.6 Bitstream Generation

La génération du bitstream traduit le design routé, timing fermé, en le fichier de configuration binaire chargé sur le FPGA au démarrage. Cette étape s'est conclue avec succès sur les deux cartes, sans avertissement bloquant. Le bitstream ainsi produit devient l'artefact central de la chaîne de démarrage détaillée dans la section suivante.

3.4 Déploiement Logiciel Embarqué et Processus d'Amorçage

Le bitstream produit par l'implémentation physique doit maintenant être combiné aux éléments logiciels embarqués (chargeurs de démarrage, noyau, système de fichiers) pour aboutir à une carte opérationnelle. Ce projet s'appuie, pour cette étape, sur le firmware Linux embarqué open-source *Tezuka Linux* [19], un générateur universel de firmware Zynq/AD9363 basé sur buildroot, ciblant spécifiquement la variante matérielle de cette carte (*fishball17020*) : le pilotage de la puce radio via l'API standard *libiio* nécessite un système d'exploitation complet, une approche *bare-metal* explorée initialement s'étant révélée non viable pour cette raison.




Figure 3.16 – Bannière de Tezuka Linux affichée sur la console série au démarrage, sur les deux cartes



Figure 3.17 – Séquence de démarrage du Zynq-7000, d'après l'architecture de boot standard AMD/Xilinx [20] et le flux propre à Tezuka Linux [19]

Les artefacts clés de cette chaîne sont au nombre de cinq, standards à tout déploiement Tezuka Linux sur cette famille de cartes :

Table 3.8 – Artefacts de déploiement requis (dossier de payload SD, par carte)

Artefact	Rôle
BOOT.BIN	Assemble, en une seule image générée par l’outil officiel Xilinx <i>Bootgen</i> [21] : le FSBL (<i>First Stage Boot Loader</i> , le tout premier programme exécuté par le processeur au démarrage, qui configure la logique programmable avant de céder la main au chargeur suivant), le bitstream (le fichier de configuration binaire de la logique programmable, produit par l’implémentation physique, §3.3.5), et U-Boot (le second chargeur de démarrage, qui charge à son tour le noyau Linux et le système de fichiers en mémoire)
devicetree.dtb	Description matérielle transmise au noyau Linux
uImage	Image du noyau Linux
uramdisk.image.xz	Système de fichiers racine (rootfs)
uEnv.txt	Variables d’environnement U-Boot

3.4.1 Construction de BOOT.BIN (Bootgen)

BOOT.BIN n’est pas produit sur la carte mais préparé en amont, sur la machine de développement : l’outil officiel Xilinx *Bootgen* [21] y assemble le FSBL, le bitstream et U-Boot en une seule image binaire, vérifiée avant tout flashage (nombre de partitions attendu : trois).

La carte TX ne démarrait pourtant pas du tout avec une première version de BOOT.BIN, avant même la moindre trace d’exécution du FSBL. Un véritable défaut dans la construction de l’en-tête du fichier de boot a été identifié et corrigé directement dans l’outil d’assemblage, ce correctif permettant à la carte TX de démarrer pour la toute première fois du projet.

3.4.2 Boot ROM et FSBL

Au premier démarrage, le Zynq-7000 exécute un code de démarrage immuable, gravé en mémoire morte sur la puce elle-même, dont le seul rôle est de localiser et charger le *First Stage Boot Loader* (FSBL) depuis le support de démarrage configuré (ici, une carte MicroSD) puis de lui transférer le contrôle [20]. Le FSBL utilisé provient directement de la distribution officielle de Tezuka Linux pour la cible matérielle de cette carte.

3.4.3 Configuration du PL (Chargement du Bitstream)

C’est le FSBL, et non un mécanisme séparé exécuté après le démarrage de Linux, qui configure la logique programmable en y chargeant le bitstream contenu dans BOOT.BIN : les IP personnalisées et l’ensemble du Block Design sont donc physiquement actifs sur la puce avant

même que U-Boot ne s'exécute.

3.4.4 U-Boot

Le FSBL transfère ensuite le contrôle à U-Boot, le second chargeur de démarrage, qui charge à son tour l'image du noyau Linux et le système de fichiers racine en mémoire avant de démarrer le noyau ; l'ensemble de cette séquence s'exécute automatiquement à la mise sous tension, sans étape de chargement dynamique séparée.

3.4.5 Noyau Linux et Système de Fichiers

Le noyau Linux embarqué prend alors la main et sonde le matériel disponible : la puce radio AD9363 (dont l'interface SPI/LVDS a été corrigée au Chapitre 3, §2.3.3), puis les IP personnalisées, exposées comme périphériques *Userspace I/O* (UIO) aux adresses attendues.

```
# dmesg | grep -i ad936
OF: fdt: Machine model: FISHBall/PlutoSky (Z7020/AD9361)
ad9361 spi0.0: ad9361_probe : enter (ad9361)
ad9361 spi0.0: ad9361_probe : AD936x Rev 0 successfully initialized
cf_axi_dds 79024000.cf-ad9361-dds-core-lpc: Analog Devices CF_AXI_DDS_DDS MASTER (9.01.b) at 0x79024000 mapped to 0x(ptrval), probed DDS AD9361
cf_axi_adc 79020000.cf-ad9361-lpc: ADI AIM (10.01.b) probed ADC AD9361 as MASTER
# dmesg | grep -iE "cf_axi_dds|cf_axi_adc|ad9361-phy|cf-ad9361"
cf_axi_dds 79024000.cf-ad9361-dds-core-lpc: Analog Devices CF_AXI_DDS_DDS MASTER (9.01.b) at 0x79024000 mapped to 0x(ptrval), probed DDS AD9361
cf_axi_adc 79020000.cf-ad9361-lpc: ADI AIM (10.01.b) probed ADC AD9361 as MASTER
# ls /sys/class/uio/
uio0 uio1 uio2
# cat /sys/class/uio/uio*/name
maia-sdr
top_rx_chain@43c00000
top_aes@43c10000
# devmem 0x43c00000 w # top_tx_chain_0 / top_rx_chain_0
0x00000004
# devmem 0x43c10000 w # top_aes_0
0x00000004
# devmem 0x43c00018 w 0x3
# devmem 0x43c00018 w
0x00000003
#
```

Figure 3.18 – Diagnostic sur console série de la carte RX

Sur les deux cartes, ce démarrage aboutit systématiquement à une initialisation propre de la puce radio, à l'énumération correcte des IP personnalisées à leurs adresses attendues, et à un bus de contrôle AXI-Lite dont le fonctionnement réel (et non une simple lecture passive au repos) a été vérifié par un aller-retour d'écriture puis de relecture sur un registre de configuration. La séquence de diagnostic ci-dessous (Figure 3.18, capturée sur la carte RX) détaille chacune des commandes exécutées et la signification de leur retour :

- `dmesg | grep -i ad936` : filtre le journal noyau sur toute mention de la puce radio AD9361. Le retour confirme, dans l'ordre : la reconnaissance du modèle de carte par le *device tree* (`Machine model: FISHBall/PlutoSky (Z7020/AD9361)`), la sonde SPI réussie du transceiver (`ad9361_probe : AD936x Rev 0 successfully initialized`), puis le mapping et la sonde des deux cœurs AXI reliant le FPGA à la puce radio, à savoir le cœur DDS (`cf_axi_dds`, côté émission) et le cœur ADC (`cf_axi_adc`, côté réception), chacun à son adresse physique attendue.
- `dmesg | grep -iE "cf_axi_dds|cf_axi_adc|ad9361-phy|cf-ad9361"` : reprend le même jour-

nal avec un filtre resserré sur les seuls pilotes de la chaîne radio, en confirmation croisée du résultat précédent.

- `ls /sys/class/uio/` puis `cat /sys/class/uio/uio*/name` : énumère les périphériques exposés en *Userspace I/O* (UIO), l'interface par laquelle le processeur accède aux IP personnalisées sans pilote noyau dédié. Trois nœuds sont présents (`uio0`, `uio1`, `uio2`), nommés respectivement `maia-sdr` (référence DSP intégrée à la plateforme), `top_rx_chain@43c00000` et `top_aes@43c10000`, confirmant que les deux IP personnalisées de la carte RX sont bien reconnues par le noyau, chacune à l'adresse physique fixée lors de l'intégration système (Chapitre 3).
- `devmem 0x43C00000 w` puis `devmem 0x43C10000 w` : lisent directement, par accès mémoire brut, le registre de contrôle (`ap_ctrl`) de chacune des deux IP, à leur adresse de base respective. Le retour (`0x00000004`) est identique pour les deux : conforme à la convention HLS pour ce registre, ce code indique une IP au repos (bit `ap_idle` actif), donc accessible en lecture depuis le processeur.
- `devmem 0x43C00018 w 0x3` puis `devmem 0x43C00018 w` : écrivent la valeur `0x3` dans un registre de configuration de la chaîne RX (le rendement de codage, `code_rate_V`), puis relisent ce même registre : le retour (`0x00000003`) confirme que la valeur écrite a bien été prise en compte, prouvant, au-delà de la simple lecture, un fonctionnement réel du bus de contrôle AXI-Lite dans les deux sens.

Cette séquence, reproduite à l'identique sur la carte TX, établit que le système embarqué est désormais pleinement démarré, configuré, et prêt pour la campagne de tests et de validation qui poursuit ce projet.

3.4.6 Bilan du Déploiement Matériel/Logiciel

Le tableau suivant consolide l'état de mise en service, sur silicium, des deux cartes à l'issue de l'ensemble des étapes précédentes :

Table 3.9 – Bilan de déploiement matériel/logiciel

Critère	Carte TX	Carte RX
SPI / communication AD9363	✓ Confirmé	✓ Confirmé
Interface LVDS	✓ Confirmé	✓ Confirmé
Timing post-implémentation	✓ WNS +0,206 ns	✓ WNS +0,130 ns
Bus AXI-Lite (écriture/relecture)	✓ Confirmé	✓ Confirmé
Boot Linux complet	✓ Confirmé	✓ Confirmé
Énumération des IP personnalisées	✓ Confirmé	✓ Confirmé

Sur les deux cartes, le système embarqué est donc démarré, configuré et prêt à l'emploi : la puce radio répond correctement à sa configuration, les trois IP personnalisées sont physiquement actives et correctement énumérées par le noyau Linux à leurs adresses attendues, le timing d'implémentation est propre, et le bus de configuration AXI-Lite fonctionne de façon vérifiée (et non simplement supposée) par un aller-retour d'écriture puis de relecture sur un registre de chacune des IP. Ce déploiement marque la fin du périmètre technique confié à ce stage, tel que défini au Chapitre 1 : l'intégration matérielle des briques de chiffrement et de modulation, et la mise en place de l'environnement logiciel embarqué nécessaire à leur pilotage.

Les deux cartes sont désormais prêtes pour la phase de tests fonctionnels et de validation qui leur succède, à savoir exercer effectivement le flux vidéo à travers la chaîne complète puis valider la liaison radio réelle entre les deux cartes sur le terrain, une campagne que l'équipe de Farasha Systems mène par la suite, au-delà du cadre et de la durée de ce stage.

3.5 Conclusion du Chapitre

Ce chapitre a suivi, dans l'ordre où elles s'enchaînent, les trois étapes qui transforment le code C++ des IP personnalisées en un système embarqué opérationnel. La synthèse de haut niveau a produit trois IP fonctionnellement validées et physiquement raisonnables en ressources ; leur intégration sous Vivado a nécessité un changement d'architecture réel (la traversée de domaine d'horloge) pour atteindre un timing propre sur les deux cartes ; leur déploiement logiciel a été mené à bien jusqu'à un système Linux embarqué pleinement opérationnel, démarré et configuré sur les deux cartes. La validation fonctionnelle de bout en bout, jusqu'à la liaison radio réelle entre les deux cartes, sort du périmètre de ce stage et revient à l'équipe pour la suite du projet. Le chapitre suivant élargit la perspective au-delà de la seule réussite technique, pour situer ce projet dans son contexte économique et réglementaire.

Étude Technico-Économique et Confor- mité Réglementaire

Ce chapitre situe le projet au-delà de sa seule réussite technique : le compromis SWaP-C (coût inclus), la rentabilité des choix de conception, et la conformité du système à la réglementation marocaine.

4.1 Analyse SWaP-C (Size, Weight, Power, and Cost)

Le Chapitre 1 a introduit le compromis SWaP (*Size, Weight and Power*) comme contrainte fondamentale de toute électronique embarquée sur drone. Une fois le système effectivement implémenté et validé sur silicium, ce compromis peut être quantifié, et complété d’une quatrième dimension, le coût (SWaP-C), déterminante pour la viabilité industrielle d’une solution développée en interne plutôt qu’achetée sur étagère.

Table 4.1 – Bilan SWaP-C de la solution retenue

Dimension	Valeur	Source
Taille	88 × 62 × 22 mm (carte réelle)	Fiche produit HamGeek [5]
Poids	~114 g (plateforme de référence)	Datasheet ADALM-PLUTO [22]
Puissance (carte TX)	1,449 W mesurés post-implémentation	Chapitre 3, Tableau 3.7
Puissance (carte RX)	3,150 W mesurés post-implémentation	Chapitre 3, Tableau 3.7
Coût (composant SDR)	~1 500–2 500 MAD	Chapitre 2, Tableau 2.3

La dimension physique est celle réellement documentée par le fournisseur pour la carte utilisée dans ce projet. Seul le poids reste une estimation reportée depuis la plateforme de référence Analog Devices, dont la carte cible reprend le facteur de forme (voir Chapitre 2, §2.3.3), faute d’une valeur publiée par le fournisseur de la carte effectivement utilisée. Les valeurs de puissance, quant à elles, sont des mesures réelles obtenues sur ce projet précis (Chapitre 3), et confirment qu’un unique composant reprogrammable, intégrant chiffrement et modulation, reste dans un ordre de grandeur de quelques watts, largement compatible avec l’autonomie électrique d’un drone industriel, sans nécessiter d’alimentation dédiée disproportionnée.

4.2 Analyse Financière et Rentabilité des Choix de Conception

La question posée en introduction de ce rapport (Chapitre 1) admet désormais une réponse chiffrée : pourquoi Farasha Systems ne se contente-t-elle pas d’acheter une liaison vidéo chiffrée déjà commercialisée ? Le marché propose des liaisons vidéo COFDM chiffrées AES pour drone à des tarifs très variables selon la portée et le niveau de robustesse visés : à titre d’exemple représentatif, un émetteur COFDM chiffré AES-128/256, longue portée (30 à 50 km annoncés selon la puissance d’émission), est commercialisé aux alentours de 3 600 dollars US par unité [23], auquel s’ajoute un récepteur équivalent côté sol, portant le coût d’une liaison complète

bien au-delà de 10 000 MAD.

Table 4.2 – Comparaison indicative : solution développée en interne contre solution commerciale équivalente

Approche	Coût matériel indicatif	Contrôle de la conception
Solution développée en interne (ce projet)	~1 500–2 500 MAD par carte (plateforme SDR seule)	✓ Total : algorithmes, clés et chaîne de traitement entièrement maîtrisés
Solution commerciale équivalente (COFDM chiffré AES, longue portée)	Plusieurs dizaines de milliers de MAD par liaison complète (TX + RX)	✗ Nul : chiffrement et protocole en « boîte noire » propriétaire

Au-delà de l'écart de coût matériel direct, déjà favorable d'un ordre de grandeur à la solution interne, l'argument décisif reste celui de la souveraineté technologique : une solution commerciale chiffrée reste, par construction, une boîte noire dont l'entreprise ne maîtrise ni l'algorithme de chiffrement réel, ni la possibilité de le faire évoluer, ni la garantie d'absence de porte dérobée. La solution développée dans le cadre de ce stage, à l'inverse, place Farasha Systems en position de propriétaire exclusif de chaque étage de la chaîne, un investissement en temps d'ingénierie (le présent stage) qui se substitue durablement à une dépendance commerciale récurrente.

4.3 Conformité Réglementaire et Juridique au Maroc

Le déploiement opérationnel du système développé dans ce projet s'inscrit dans un triple cadre réglementaire marocain, distinct de sa validité technique : l'usage de l'espace aérien par un aéronef télépiloté, l'usage du spectre radioélectrique par sa liaison de données, et l'usage de la cryptographie par son chiffrement embarqué.

4.3.1 Cadre relatif à l'usage des drones

L'aviation civile marocaine, y compris les aéronefs télépilotés, est régie par la Loi n° 40-13 portant Code de l'Aviation Civile, promulguée par le Dahir n° 1-16-61 du 24 mai 2016 [24], sous la supervision de la Direction Générale de l'Aviation Civile (DGAC). Le cadre en vigueur soumet tout usage professionnel d'un drone à une autorisation de vol délivrée au cas par cas, à la détention d'un certificat de télépilote reconnu, et à une couverture d'assurance responsabilité civile spécifique. L'usage par un particulier sans autorisation reste, par principe, prohibé. Farasha Systems, en tant qu'opérateur professionnel déclaré, détient déjà l'autorisation de vol nécessaire à ses opérations de drone ; le système développé dans ce projet, destiné à un usage professionnel encadré par l'entreprise et non à un usage individuel non déclaré, s'inscrit donc dans le cadre de cette autorisation existante plutôt qu'en dehors d'elle.

4.3.2 Cadre relatif à l'usage du spectre radioélectrique

La gestion du spectre radioélectrique au Maroc relève de l'Agence Nationale de Réglementation des Télécommunications (ANRT), en vertu de la loi n° 24-96 [25], qui publie et met à jour le Plan National des Fréquences [26] précisant, bande par bande, les services radioélectriques autorisés et leurs conditions d'usage. La bande UHF 600–900 MHz visée par la conception de ce système (Chapitre 1) relève de ce cadre coordonné au niveau national, et un déploiement opérationnel réel y nécessiterait une attribution ou une coordination de fréquence auprès de l'ANRT, préalable distinct de la validation technique menée dans ce rapport.

C'est précisément pour cette raison que la validation matérielle de ce projet (Chapitre 3) a été conduite sur la bande ISM 2,4 GHz, un spectre à usage libre ne nécessitant aucune coordination préalable, un choix délibéré de banc d'essai en laboratoire, permettant de valider la chaîne de bout en bout sans anticiper une démarche réglementaire qui relève, elle, d'une phase de déploiement opérationnel ultérieure et sort du périmètre technique de ce stage.

4.3.3 Cadre relatif à l'usage de la cryptographie

Au-delà de l'aéronautique et du spectre, le chiffrement AES-256 mis en œuvre dans ce système relève lui-même d'un cadre juridique marocain spécifique. La cryptographie y est réglementée depuis la loi n° 53-05 relative à l'échange électronique de données juridiques [27], dont le cadre a été précisé par la loi n° 43-20 relative aux services de confiance pour les transactions électroniques [28] : selon son article 46, l'importation, l'exportation et la fourniture de moyens ou de prestations de cryptologie sont soumises, selon le cas, à une déclaration ou à une autorisation préalable auprès de l'autorité nationale compétente, la Direction Générale de la Sécurité des Systèmes d'Information (DGSSI), rattachée à l'Administration de la Défense Nationale. Un déploiement commercial du système développé dans ce projet, intégrant un chiffrement AES-256, relèverait donc de cette même procédure de déclaration ou d'autorisation, distincte elle aussi de sa validation technique.

4.4 Conclusion du Chapitre

Ce chapitre a situé le projet au-delà de sa seule réussite technique : un bilan SWaP-C compatible avec les contraintes d'un drone industriel, un avantage financier net et une souveraineté technologique complète par rapport à une solution commerciale équivalente, et un cadre réglementaire marocain clairement identifié (pour l'usage du drone, celui du spectre, et celui de la cryptographie embarquée) pour tout déploiement opérationnel futur au-delà du périmètre de ce stage.

Conclusion Générale et Perspectives

Ce stage répondait à un besoin industriel concret de Farasha Systems : s'affranchir des limitations de portée, de latence et d'absence de chiffrement des liaisons vidéo grand public, pour une liaison drone-sol longue portée. Le Chapitre 1 a posé ce cadre et introduit la contrainte SWaP comme fil directeur de toute décision architecturale ; le Chapitre 2 a justifié, par une étude comparative rigoureuse, le choix d'une architecture SDR à base de Zynq, du standard DVB-T et du chiffrement AES-256, avant d'en détailler les fondements mathématiques.

Le Chapitre 3 a constitué le cœur technique de ce travail : la synthèse de haut niveau a produit trois IP fonctionnellement validées par une simulation chaînée de bout en bout, physiquement raisonnables en ressources ; leur intégration sous Vivado a nécessité un changement d'architecture réel (la traversée de domaine d'horloge) pour atteindre un timing propre sur les deux cartes ; leur déploiement logiciel a été mené à bien jusqu'à un système Linux embarqué pleinement opérationnel, démarré et configuré sur les deux cartes, avec un bus de contrôle AXI-Lite vérifié fonctionnel sur silicium réel. Les tests fonctionnels de bout en bout et la validation de la liaison radio réelle, étape suivante naturelle du projet, sortent du périmètre technique confié à ce stage (développement et déploiement) et sont repris par l'équipe de Farasha Systems dans le cadre d'une campagne de validation terrain. Enfin, le Chapitre 4 a situé ce travail au-delà de sa seule réussite technique, à travers un bilan SWaP-C favorable, un avantage financier net face à une solution commerciale équivalente, et un cadre réglementaire marocain clairement identifié pour tout déploiement opérationnel futur.

Ce projet démontre ainsi qu'une chaîne de transmission vidéo complète (chiffrement, modulation, démodulation, déchiffrement) peut être conçue, intégrée et déployée sur une cible SoC unique, avec la rigueur méthodologique que permet la synthèse de haut niveau, depuis la simulation algorithmique jusqu'à un système embarqué opérationnel. Les nombreux problèmes réels rencontrés en cours de route (interface radio mal configurée, violation de timing inter-domaines d'horloge, blocage du bus de contrôle, défauts de construction de la chaîne de boot) ont chacun été diagnostiqués et corrigés par une preuve matérielle directe plutôt qu'acceptés par déduction, aboutissant à un système effectivement démarré et configuré sur les deux cartes, prêt pour la campagne de validation qui poursuit ce travail.

Perspectives

Plusieurs pistes de travail restent ouvertes, au-delà du périmètre strict de ce stage :

- **Campagne de validation fonctionnelle** : exercer le flux vidéo de bout en bout à travers la chaîne matérielle déployée, puis valider la liaison radio réelle entre les deux cartes, sur la bande UHF de production (600–900 MHz) plutôt que sur la bande ISM 2,4 GHz d'un éventuel banc d'essai en laboratoire.
- **Simulation comportementale système** : étendre la validation par scénarios de *smoke test* et de *backpressure test*, déjà réalisée sur l'IP AES-256 isolée, au *Block Design* complet

(processeur et DMA inclus), écartée dans le cadre de ce stage pour la même raison de coût de calcul que la C/RTL Co-simulation complète des chaînes TX/RX.

- **Amplification de puissance** : intégrer un étage d'amplification externe, la carte retenue n'embarquant pas d'amplificateur de puissance RF, condition nécessaire pour atteindre la portée cible de 30 km en conditions réelles.
- **Démarches réglementaires** : engager, en parallèle de la suite technique, les procédures identifiées au Chapitre 4 auprès de l'ANRT (coordination de fréquence sur la bande UHF de production) et de la DGSSI (déclaration du moyen cryptologique), préalables à tout déploiement opérationnel réel ; l'autorisation d'usage du drone lui-même, déjà détenue par Farasha Systems, n'entre pas dans ce périmètre.

Ce travail constitue ainsi une base technique solide et honnêtement documentée, sur laquelle Farasha Systems peut s'appuyer pour finaliser, dans une prochaine itération, une liaison vidéo sécurisée pleinement opérationnelle pour ses drones industriels.

Références Bibliographiques

- [1] BOUROUHO, *Communications Numériques — Généralités — Chapitre 1*, Support de cours, ENSAM Rabat.
- [2] BOUROUHO, *Communications Numériques en Bande de Base — Chapitre 2*, Support de cours, ENSAM Rabat.
- [3] BOUROUHO, *Communications Numériques sur Onde Porteuse — Chapitre 3*, Support de cours, ENSAM Rabat.
- [4] IEEE, *IEEE Std 1900.1-2008 — IEEE Standard Definitions and Concepts for Dynamic Spectrum Access : Terminology Relating to Emerging Wireless Networks, System Functionality, and Spectrum Management*, 2008.
- [5] BANGGOOD / HAMGEEK STOREFRONT, *HamGeek PlutoSDR MATLAB Upgraded Version — Zynq7020/AD9363 2T2R SDR Development Board (product listing)*. adresse : <https://ar.banggood.com/HamGeek-PlutoSDR-MATLAB-Upgraded-Version-Software-Defined-Radio-Development-Board-70MHz-6GHz-Zynq7020-AD9363-2T2R-1GB-DDR3-USB-Ethernet-p-2051204.html>
- [6] OPENSOURCESDRLAB, *PlutoSky_7020_AD936X_SDR — Official hardware repository (schematic, reference firmware)*. adresse : https://github.com/OpenSourceSDRLab/PlutoSky_7020_AD936X_SDR
- [7] XILINX (AMD), *DS190 — Zynq-7000 SoC Data Sheet : Overview*, 2018.
- [8] ETSI, *ETSI EN 300 744 — Digital Video Broadcasting (DVB) ; Framing structure, channel coding and modulation for digital terrestrial television*, V1.6.2, 2015.
- [9] M. DWORKIN, *NIST Special Publication 800-38A — Recommendation for Block Cipher Modes of Operation : Methods and Techniques*, 2001.
- [10] XILINX (AMD), *UG1165 — Zynq-7000 SoC : Embedded Design Tutorial (anciennement référencé UG873)*, 2021.
- [11] XILINX (AMD), *UG902 — Vivado Design Suite User Guide : High-Level Synthesis*, v2019.1, 2019.
- [12] W. KHAWAJA, I. GUVENC, D. W. MATOLAK, U.-C. FIEBIG et N. SCHNECKENBURGER, “A Survey of Air-to-Ground Propagation Channel Modeling for Unmanned Aerial Vehicles”, *IEEE Communications Surveys & Tutorials*, t. 21, n° 3, p. 2361-2391, 2019.
- [13] XILINX (AMD), *UG892 — Vivado Design Suite User Guide : Design Flows Overview*, 2019.

- [14] ANALOG DEVICES INC., *plutosdr-fw — PlutoSDR FPGA/HDL and boot firmware*. adresse : <https://github.com/analogdevicesinc/plutosdr-fw>
- [15] F5OEO, *maia-sdr — Real hardware reference for the PlutoSky/FISHBall board (fishball_iio project)*. adresse : <https://github.com/F5OEO/maia-sdr>
- [16] ARM LIMITED, *AMBA AXI-Stream Protocol Specification*, IHI 0051B, 2021.
- [17] AMD (XILINX), *AXI Verification IP v1.1 — LogiCORE IP Product Guide (PG267)*, PG267, 2024.
- [18] XILINX (AMD), *DS187 — Zynq-7000 SoC (XC7Z010, XC7Z020) Data Sheet : DC and AC Switching Characteristics*, v1.21, 2020.
- [19] F5OEO, *tezuka_fw — Universal Zynq/AD9363 firmware builder (buildroot-based)*. adresse : https://github.com/F5OEO/tezuka_fw
- [20] XILINX (AMD), *UG585 — Zynq-7000 SoC Technical Reference Manual*, 2018.
- [21] XILINX (AMD), *UG1283 — Bootgen User Guide*, 2019. adresse : <https://docs.xilinx.com/r/en-US/ug1283-bootgen-user-guide>
- [22] ANALOG DEVICES INC., *ADALM-PLUTO Active Learning Module — Product Highlight and Specifications*. adresse : <https://www.analog.com/en/resources/evaluation-hardware-and-software/evaluation-boards-kits/adalm-pluto.html>
- [23] SHENZHEN XINGKAI TECHNOLOGY CO., LTD., *XK-F143THS : COFDM Wireless HDMI Video Transmitter, 1080p, AES-128/256 Encryption, 30-50 km Range (product listing, price US\$3 600/unit)*. adresse : <https://xingkaitech.en.made-in-china.com/product/rRmpWXPMyGhd/China-Cofdm-Wireless-HDMI-Video-Transmission-1080P-AES-Encryption-Low-Power-Consumption-High-Frequency-Radio-50km-FM-Transmitter.html>
- [24] ROYAUME DU MAROC, *Loi n° 40-13 portant Code de l'Aviation Civile*, Promulguée par le Dahir n° 1-16-61 du 17 chaabane 1437 (24 mai 2016), Bulletin Officiel n° 6474, 2016.
- [25] ROYAUME DU MAROC, *Loi n° 24-96 relative à la poste et aux télécommunications*, Base légale des attributions de l'ANRT en matière de gestion du spectre, 1997.
- [26] ANRT (AGENCE NATIONALE DE RÉGLEMENTATION DES TÉLÉCOMMUNICATIONS), *Plan National des Fréquences (PNF) — Édition 2021*, 2021. adresse : <https://www.anrt.ma/sites/default/files/pnf-2021.pdf>
- [27] ROYAUME DU MAROC, *Loi n° 53-05 relative à l'échange électronique de données juridiques*, Cadre juridique fondateur de la réglementation marocaine de la cryptographie, 2007.
- [28] ROYAUME DU MAROC, *Loi n° 43-20 relative aux services de confiance pour les transactions électroniques*, Article 46 : déclaration ou autorisation préalable auprès de l'autorité nationale (DGSSI, Administration de la Défense Nationale) pour l'importation, l'exportation et la fourniture de moyens cryptologiques, 2020.



Annexes

Cette annexe consolide, pour référence, les cartes de registres réelles des IP personnalisées et du contrôleur DMA, ainsi que les adresses de base AXI-Lite effectivement utilisées sur les deux cartes. Ces informations sont extraites directement des en-têtes pilote générés par la synthèse de haut niveau (`xtop*_hw.h`) et du code source de référence du contrôleur DMA (Chapitre 3), et non retranscrites de mémoire.

A.1 Carte des Registres : IP Personnalisées

Les trois IP personnalisées partagent le même bloc de contrôle standard généré par la synthèse de haut niveau (registre `ap_ctrl` à l'offset 0x00, registres d'interruption aux offsets 0x04–0x0C), auquel s'ajoutent leurs registres de données propres.

Table A.1 – Registres communs `ap_ctrl` et interruptions (AES-256, TX_CHAIN, RX_CHAIN)

Offset	Registre	Description
0x00	<code>ap_ctrl</code>	Bit 0 <code>ap_start</code> (R/W, <i>clear on handshake</i>), bit 1 <code>ap_done</code> (R, <i>clear on read</i>), bit 2 <code>ap_idle</code> (R), bit 3 <code>ap_ready</code> (R), bit 7 <code>auto_restart</code> (R/W)
0x04	GIE	<i>Global Interrupt Enable</i> , bit 0 (R/W)
0x08	IER	<i>IP Interrupt Enable</i> , bit 0 = <code>ap_done</code> , bit 1 = <code>ap_ready</code> (R/W)
0x0C	ISR	<i>IP Interrupt Status</i> , mêmes bits, <i>toggle on write</i> (R/TOW)

Table A.2 – Registres de données : IP AES-256 (`top_aes_256_tx_rx`)

Offset	Registre	Description
0x10–0x2C	<code>key_V[255:0]</code>	Clé AES-256, huit mots de 32 bits consécutifs (R/W)
0x34–0x40	<code>nonce_V[127:0]</code>	Nonce du mode CTR, quatre mots de 32 bits consécutifs (R/W)
0x48	<code>num_packets</code>	Nombre de paquets MPEG-TS à traiter par déclenchement (R/W)

Table A.3 – Registres de données : chaînes DVB-T (`top_tx_chain` / `top_rx_chain`)

Offset	Registre	Description
0x10	<code>num_packets</code>	Nombre de paquets MPEG-TS à traiter par déclenchement (R/W), identique sur TX_CHAIN et RX_CHAIN
0x18	<code>code_rate_V[2:0]</code>	Rendement de codage convolutif effectif (1/2 à 7/8, encodage sur 3 bits) (R/W)

A.2 Carte des Registres : Contrôleur DMA

Le contrôleur `axi_dmac` (Analog Devices) pilote le transfert entre la mémoire du processeur et le flux AXI4-Stream vers/depuis les IP personnalisées (Chapitre 3, §3.3.1). Cette carte de registres, extraite du code source de contournement direct par accès mémoire brut utilisé lors de l'investigation du déploiement, fait autorité sur le matériel réel de ce projet.

Table A.4 – Registres du contrôleur DMA (`axi_dmac`) : contrôle et transfert

Offset	Registre	Description
0x080	REG_IRQ_MASK	Bit 0 masque SOT, bit 1 masque EOT, 1 = masqué (R/W)
0x084	REG_IRQ_PENDING	Vue masquée des interruptions, écriture 1 acquitte (R, <i>write-1-to-clear</i>)
0x088	REG_IRQ_SOURCE	Registre brut SOT/EOT, non affecté par le masque (R)
0x400	REG_CTRL	Bit 0 <code>enable</code> , bit 1 <code>pause</code> (R/W)
0x404	REG_TRANSFER_ID	Compteur 2 bits, incrémenté à chaque SOT accepté (R)
0x408	REG_START_TRANSFER	Écriture du bit 0 à 1 pour soumettre une requête de transfert (R/W)
0x40C	REG_FLAGS	Bit 0 <code>cyclic</code> , bit 1 <code>last</code> (valeur par défaut au reset : 1), bit 2 <code>tlen_report</code> (R/W)
0x410	REG_DEST_ADDRESS	Non utilisé pour ce contrôleur (destination AXI4-Stream, pas mémoire)
0x414	REG_SRC_ADDRESS	Adresse physique DDR source du transfert (R/W)
0x418	REG_X_LENGTH	Longueur du transfert en octets, moins 1 (R/W)
0x41C	REG_Y_LENGTH	Forcé à 0 sur cette instance (mode 2D non utilisé)
0x420	REG_DEST_STRIDE	Forcé à 0 (non 2D)
0x424	REG_SRC_STRIDE	Forcé à 0 (non 2D)

Table A.5 – Registres du contrôleur DMA (`axi_dmac`) : statut et débogage

Offset	Registre	Description
0x428	REG_TRANSFER_DONE	Bitmap des transferts achevés, plus bit de validité partielle (R)
0x42C	REG_TRANSFER_ID_EOT	Identifiant du dernier transfert achevé (R)
0x434	REG_DBG_DEST_ADDR	Dernière adresse d'écriture AXI côté destination, à des fins de débogage (R)
0x438	REG_DBG_SRC_ADDR	Dernière adresse de lecture AXI côté source, à des fins de débogage (R)
0x43C	REG_DBG_STATUS	État interne du gestionnaire de remise à zéro (R)
0x440	REG_DBG_IDS0	Identifiants côté destination (réponse, donnée, adresse, requête) (R)
0x444	REG_DBG_IDS1	Identifiants côté source, même structure (R)

A.3 Adresses de Base AXI-Lite

Les adresses suivantes, fixées lors de l'intégration système (Chapitre 3) via l'éditeur d'adresses de Vivado, sont celles effectivement vérifiées sur silicium réel lors du diagnostic de déploiement (Figure 3.18) et de l'investigation du contrôleur DMA.

Table A.6 – Adresses de base AXI-Lite des IP personnalisées et du contrôleur DMA

IP	Carte TX	Carte RX	Statut
Chaîne DVB-T (<code>top_tx_chain</code> / <code>top_rx_chain</code>)	0x43C00000	0x43C00000	✓ Confirmé
AES-256 (<code>top_aes_256_tx_rx</code>)	0x43C10000	0x43C10000	✓ Confirmé
Contrôleur DMA (<code>axi_ad9361_dac_dma</code> / <code>axi_ad9361_adc_dma</code>)	0x7C420000	0x7C420000	✓ Confirmé