实验六 Verilog: ALU

一、 实验目的

用 Verilog 实现一个简单 ALU。(组合逻辑)

二、 实验内容

输入:两个4位二进制数,代表两个操作数 A, B;一个3位控制信号 operation,代表 ALU 要进行的运算。本实验中,ALU 可以实现8种运算:

输出: 4位结果, 1位进位

```
operation | F

000 | A + B

001 | A - B

010 | B + 1

011 | B - 1

100 | NOT A

101 | A XOR B

110 | A AND B

111 | A OR B
```

三. 实验源码及分析(见注释)

```
3'b011: begin
3'b100: begin
3'b110: begin
 result = A & B;
cout = (result == 4'b1111); // 只有在结果全为1时才产生进位(这里的进位定义可能不符合常规逻辑,仅作示例)
 result = 4'bXXXX; // 使用 X 表示未定义的操作结果
```


Test Bench

```
`timescale Ins / 1ps
`include "ALU.v"
module tb_ALU;
```

```
parameter PERIOD = 10;
reg [3:0] A
reg [3:0] B
reg [2:0] operation
wire [3:0] result
ALU u_ALU (
   .operation
                                       [3:0]),
initial
begin
   $dumpfile("ALUtb.vcd");
   $dumpvars;
   A=4'b1011;B=4'b1000;
   #1 operation=3'b000;
   #1 operation=3'b001;
   #1 operation=3'b010;
   #1 operation=3'b011;
   #1 operation=3'b100;
   #1 operation=3'b101;
   #1 operation=3'b110;
   #1 operation=3'b111;
   #1 operation=3'b000;
   $finish;
```

```
endmodule
```

4. 仿真图及分析



A 为 B (11) , B 为 8。Count 为进位。000: 11+8=19=16+3=count: 1, result: 3

001: 11-8=4, result: 4 010: 8+1=9; result: 9

011: B-1=8-1=7 result: 7

100: NOTA = 1011 (非) =0100=4 result: 4

101: A XOR B = 1000XOR1011 = 3 result: 3

110: A And B = B AND 8 = 8 result: 8

111: A or B = B OR 8 = B result: B

5. 总结与分析:

1: ALU 在现代计算机中的作用:

ALU: Arithmetic Logic Unit,即算术逻辑单元,其是在计算机中是专门执行 算术和逻辑运算的数字电路。ALU 是计算机中央处理器的最重要组成部分,甚至 连最小的微处理器也包含 ALU 作计数功能。在现代 CPU 和 GPU 处理器中已含有 功能强大和复杂的 ALU; 一个单一的元件也可能含有 ALU。

2: 列举 ALU 的其他功能:

移位运算(算术移位,逻辑移位,循环移位,循环移位(带进位)) 其他特殊运算:FZFSFC

实验七 Verilog: 时序电路

实验目的:

学生通过用 Verilog 实现 4 位计数器,进一步熟悉 Verilog 的语法和时序逻辑电路实验描述:

输入:

Clock: 如果计数器 enable 信号为 1,那么在时钟上升沿,count 加 1

Enable: 如果 enable 为 1,那么在时钟上升沿,count 加 1;如果 enable 为 0,count 保持不

变

Reset: 重置信号,如果 reset 为 0, count 重置为 0

输出:

Count[3:0]: 4位计数信号,范围: 4 'b0000 - 4'b1111

源码及分析:


Test bench

```
`timescale 1ns / 1ps
`include "Time.v"
module tb_counter;

// counter Parameters
parameter PERIOD = 10;
```

```
initial
begin
    $dumpfile("twave.vcd");
$dumpvars;
#2 reset =0;
#5 reset=1;
#40 enable=0;
#41 enable=1;
#50 reset=0;
#51 reset=1;
#6000 $stop;
$finish;
end
    reg clk;
    initial
         clk=0;
         always #(clk)
         clk=~clk;
         counter ctr(clk,reset,enable,count);
endmodule
```

仿真图及分析



当 reset 为一,enable 为一,计数器工作,随着 cp 脉冲下降计数,count+1/当 enable 为 0,不再计数



当 reset 置零,全体置零。