


Circuito en Icestudio

Fragmento de circuito


¡Nuevo bloque!

icesreg.03-sys-SR-basic



Cronograma

Registro de desplazamiento de 3 bits



Entrada de los bits genéricos a, b y c

3 bits de almacenamiento

Estado

Ciclo


Estado

0	0	0	0
1	a	0	0
2	b	a	0
3	c	b	a
4	0	c	b
5	0	0	c
≥6	0	0	0



Resultado

Señales retrasadas 3 ciclos



044

sreg-03-sys-sr-basic

Registro de desplazamiento de 3 bits encapsulado

TUTORIAL (Obijuan)