

# El ISA abierto RISC-V como eje Vertebrador de las asignaturas de **Arquitectura de Computadores URJC**



Katia Leal y Juan González-Gómez

# RISC-V en la ETSIT-URJC

# GRADOS:

**Estudiantes** 

- Ingeniería de Sistemas Audiovisuales y Multimedia. 4º curso
- Ingeniería en Tecnologías de la Telecomunicación. 3er curso
- Ingeniería en Sistemas de Telecomunicación. 3er curso

# GRADOS

- Ingeniería Telemática. 3er curso
- Ingeniería de Robótica Software. 1er curso

## DOBLES GRADOS:

- Ingeniería de Telecomunicación + Administración y Dirección de empresas. 4º Curso
- Ingeniería en Tecnologías de la Telecomunicación + Ingeniería Aeroespacial en Aeronavegación. 4º Curso

# A rellenar....

# \* A RELLENAR....

Material referenciado desde la

- Publicación del curso en Abierto en **Github**
- Vídeos en Youtube: 53


**Fundación RISC-V** 

- 120 Ejercicios resueltos
- https://github.com/myTeachingURJC/ 2019-20-LAB-AO/wiki

# Estructura: 5 Prácticas / 12 sesiones

- P1: El simulador RARs
- P2: E/S Mapeada. Llamadasw al sistema
- P3: Bucles y saltos condicionales
- P4: Subrutinas y Pila
- P5: Memoria dinámica






Prácticas

- Simulador RARs
- Software libre y multiplataforma
- Disponible en Github
- Nos permite modificarlo y adaptarlo
- RISC-V 32IM (32 bits)

https://github.com/TheThirdOne/rars

- Depuración paso a paso
- Dispositivos mapeados
- Teclado hexadecimal
- Displays de 7 segmentos
- Compatible con GNU AS


Edit Execute	10	Control and Status
riscy7.asm		Floating Point
		Registers
1 .data 2 msol: .string "Mensale l\n"	<u> </u>	Name N Value
2 Msg2: .string "Mensaje 1\n" 3 Msg2: .string "Mensaje 2\n"		ero 0 0x000,
A sugar . strang remaje 2 to	r.	
5 , text	9	
4	q	
7 entrada:	9	
1	t	
9 la a0, msgl	t	
10 li a7, 4	t	
11 ecall	4	
12	3	1 9 0:000
13 li s0, 1	2	
14	3	
15 la a0, msg2 16 li a7, 4	a	
16 11 a7, 4 17 ecall	4	
17 ecatt	3	
19		
20 li a7, 10	1	
21 ecall	3	7 17 0:000
22	5	
23 retornar:	1	1 19 0:000
24 li a0, 2	- 1	
1	) 3	6 22 0x000
Line: 23 Column: 10   Show Line Numbers	1	
Messages Run VO	3	
resinges number	9	
	1	
	t	
Clear	t	4 29 0+000
	t	5 30 01000
	t	6 31 0x000



# **FUTURO**

# Síntesis en FPGAs Libres

- Prácticas para trabajar en RISC-V real
- Código máquina exportado desde RARs
- Carga en RISC-V en la FPGA
- Placa Alhambra II (Open Hardware)
- FPGA Lattice ICE40HX8K
- PicoRisc-v (Clifford Wolf)
- Icestiudio (Software libre)



# Simulación FPGAS LIBRES