


Laboratorio de Arquitectura de Ordenadores con el procesador RISC-V, en abierto



Katia Leal Algara
Juan González Gómez



Estudiantes

- **Grados:**

- Ingeniería de Sistemas Audiovisuales y Multimedia. 4º curso
- Ingeniería en Tecnologías de la Telecomunicación. 3er curso
- Ingeniería en Sistemas de Telecomunicación
- Ingeniería Telemática. 3er curso
- Ingeniería de Robótica Software. 1er curso

- **Doble grados:**

- Ingeniería de Telecomunicación + Administración y Dirección de Empresas. 4º curso
- Ingeniería en Tecnologías de la Telecomunicación + Ingeniería Aeroespacial en Aeronavegación

Publicación del curso en abierto

- **Plataforma: Github**
 - Contenido en wiki
 - Figuras y programas de ejemplo en repositorio

<https://github.com/myTeachingURJC/2019-20-LAB-AO/wiki>



Resumen del contenido

- **Estructura:**


- 5 Prácticas / 12 Sesiones
 - **P1:** El simulador RARs
 - **P2:** E/S Mapeada. Llamas al sistema
 - **P3:** Bucles y Saltos condicionales
 - **P4:** Subrutinas y Pila
 - **P5:** Memoria dinámica

- **Vídeos:**

- 53 Vídeos (en youtube)

- **Ejercicios:**

- 120 Ejercicios resueltos
- 10 por sesión



Material referenciado desde la Fundación RISC-V

<https://riscv.org/educational-materials>



[ABOUT](#) [MEMBERSHIP](#) [SPECS & SUPPORT](#) [CORES & TOOLS](#) [NEWS](#) [EVENTS](#) [SEARCH](#)

Educational Materials

[Home](#) / Educational Materials

IISc Bangalore	Link	Open	1	FPGA	HW	a,c,f
IISc Bangalore	Link	Reg	1	Unspecified	HW	c
IISc Bangalore - automated assembly gen	Link	Open	2	Sim	tools	e
Tsinghua University	Link	Open	3	Sim	tools	e
Rey Juan Carlos University (Spanish only)	Link	Open	1	Sim/FPGA	SW	



IMPORTANT LINKS

- [RISC-V Foundation](#)
- [Specifications](#)
- [Membership Application](#)
- [Proceedings](#)

JOIN THE MAILING LISTS


- [RISC-V Announcements](#)
- [RISC-V Hardware Developers](#)
- [RISC-V ISA Specification Discussion](#)

Simulador RARs: Software libre

- RISC-V 32IM (32 bits)
- Disponible en Github
- Multiplataforma
- Software Libre
 - Nos permite modificarlo para solucionar problemas o adaptarlo


Simulador RARs

<https://github.com/TheThirdOne/rars>



SÍNTESIS EN FPGAS Libres


- **Futuro:** Incluir prácticas para trabajar con RISC-V en real
- Desde el RARs se exporta fácilmente el código máquina
- Carga en un RISC-V sintetizado en la FPGA



- Placa Alhambra II (open hardware)
- PicoRisc-V (clifford wolf)
- FPGA Lattice ICE40HX8K

<https://github.com/FPGAwards/Alhambra-II-FPGA/wiki>

Síntesis for dummies



- **Icestudio:** Síntesis y carga de circuitos en las FPGA Libres
 - Software libre y multiplataforma
 - Muy fácil de usar

