Aprender a diseñar sistemas digitales sintetizables en FPGAs usando SOLO herramientas libres #verilog #icestorm #lattice #Linux
Verilog Makefile SystemVerilog Coq Python Assembly
Latest commit 8089a9c Dec 29, 2016 @Obijuan Picture of t
Permalink
Failed to load latest commit information.
tutorial Picture of t Dec 29, 2016
.gitignore Ignored output files Jan 27, 2016
LICENSE Initial commit Aug 10, 2015
README.md Update README.md May 10, 2016

README.md

Diseño Digital para FPGAs, con herramientas libres

Aprender a diseñar sistemas digitales sintetizables en FPGAs usando SOLO herramientas libres #verilog #icestorm #lattice #Linux

Tutorial en la wiki
Página web