• Introducción
• Arquitectura genérica
• Máquinas de estado en verilog
• Transmisor serie mejorado
• fsmtx.v: Transmisión continua
• Ruta de datos
• Controlador
• fsmtx.v: Descripción del hardware
• Simulación
• Síntesis y pruebas
• fsmtx2.v: Transmisión temporizada
• dividerp1.v: Divisor de pulsos de anchura de 1 ciclo
• Simulación
• Síntesis y pruebas
• Ejercicios propuestos
• Conclusiones