

本科实验报告

Cache Controller 的设计

课程名称:		计算机组成与设计					
姓	名:						
学	院:	信息与电子工程学院					
专	业:	信息工程					
学	号:						
指导老师:		沈继忠、赵武锋					

2023年6月4日

浙江大学实验报告

专业:	信息工程					
姓名:						
学号:						
日期:	2023年6月4日					
地点:						

一、 实验任务

使用 Verilog HDL 设计一个一级数据缓存控制器(first-level data cache controller)。

二、 设计思路

1. 状态编码

参考教材 5.9 节,可以设计四个状态,分别为:




图 1: 控制器的四个状态

Idle: 该状态等待处理器发出的有效读或写信号,之后有限状态自动机跳转到标签比较状态。

CompareTag: 正如名称所示,该状态检测读或写请求是命中还是失效。地址的索引部分选择用于比较的标签。如果地址中的索引部分引用的 cache 块中的数据是有效的,并且地址中的标签部分与标签相匹配,则命中。

如果是加载指令就从选择的字中读取数据,如果是存储指令就将数据写人选择的字中。之后设置 cache 就绪信号。如果这是个写操作,脏位还要设置为 1。需要注意的是,写命中也需要设置有效位和标签字段,即使这看上去并不需要。这是因为标签使用单独的存储器,因此在改变脏位时也需要同时改变有效位和标签字段。如果发生命中并且当前块是有效的,有限状态自动机会返回空闲状态。失效时先更新 cache 标签,之后如果当前块的脏位为 1,则跳转到写回状态,如果该位为 0,则跳转到分配状态。

WriteBack: 该状态使用由标签和 cache 索引组成的地址将 128 位的块写回存储器。之后继续停留在该状态等待存储器发出就绪信号。等待存储器写操作完成后,有限状态自动机跳转到分配状态。

Allocate: 从存储器中取出一个新块。之后继续停留在该状态等待存储器发出就绪信号。等待存储器读操作完成后,有限状态自动机跳转到标签比较状态。尽管我们可以不重新使用标签比较状态而跳转到一个新的状态完成操作,但是分配状态之后的操作与标签比较状态的操作有大量的重香,包括当访问为写操作时更新块中相应的字。

并对四个状态状态编码为 Idle = 0, CompareTag = 1, WriteBack = 2, Allocate = 3.

2. 状态转换表

写出状态转移表如下表,"-"表示在当前状态转移情况下不关心该信号。

state	ld	st	addr[31:11] == tag	valid	dirty	12_ack	write_done	nextstate
Idle	0	0	-	-	-	-	-	Idle
	0	1	-	-		-	-	CompareTag
	1	0	-	-		-	-	
	1	1	-	-		-	-	
CompareTag	-	-	-	0	0	-	-	Allocate
	-	-	-	0	1	-	-	WriteBack
	-	-	-	1		-	-	Idle
WriteBack	-	-	-	-	-	-	0	WriteBack
	-	-	-	-	-	-	1	Allocate
Allocate	-	-	-	-	-	0	-	Allocate
	-	-	-	-	-	1	-	CompareTag

3. FSM 流程图

利用 drawio 绘制出 FSM 流程图如图所示。




图 2: FSM 流程图

三、 电路设计

通过 vivado 软件进行电路设计,如下图




图 3: 电路图

四、 主要仪器设备

装有 vivado 的计算机,

五、 Verilog 设计与仿真

1. 代码实现

1.1 cache 控制器代码

```
module CacheController(
2
      input clk,
                            \\ 时钟信号
      input reset,
3
                            \\ 复位信号
      input ld,
                            \\ 加载请求
4
5
      input st,
                            \\ 储存请求
      input [31:0] addr,
                            \\ cache访问地址
6
      input [20:0] tag_loaded, \\ cache中存放的date地址
7
      input valid,
                            \\ 有效位
8
      input dirty,
                            \\ 脏值位
9
      input 12 ack,
                            \\ 从L2加载的数据已到达
10
      input write_done,
                            \\ 写入L2的数据已完成
11
      output reg hit,
                            \\ 是否命中
12
      output reg miss,
                            \\ 是否失效
13
14
      output reg load_ready, \\ 数据已成功加载
      output reg write_l1,
                            \\ 启用L1高速缓存写入
15
16
      output reg read_l2,
                            \\ 加载请求到L2高速缓存
```

```
output reg write_l2,
                               \\ 启用回写缓冲区
17
18
       output state
                                \\ 状态机状态
   );
19
20
21
       // 状态编码
       parameter Idle = 0, CompareTag = 1, WriteBack = 2, Allocate = 3;
22
       reg [1:0] state, nextstate;
23
24
       // 第一段
25
26
       always @(posedge clk) begin
27
          if(reset) state = Idle;
28
          else state = nextstate;
       end
29
30
31
       // 第二段
32
       always @(*) begin
          hit = 0; miss = 0;
33
34
          load_ready = 0 ; write_l1 = 0;
          write_l2 = 0 ;read_l2 = 0;
35
          case(state)
36
37
              Idle: begin
38
                 if(ld | st) begin
                     nextstate = CompareTag;
39
40
                 end
                 else nextstate = Idle;
41
              end
42
43
              CompareTag: begin
44
                  if(valid && addr[31:11] == tag_loaded) begin
45
46
                     hit = 1;
                     miss = 0;
47
                     if(ld) begin
48
49
                         load_ready = 1;
50
                     end
                     else if(st) begin
51
                         load_ready = 1;
52
                        write_l1 = 1;
53
54
                     end
                     nextstate = Idle;
55
56
                 end
                 else begin
57
                     miss = 1;
58
59
                     hit = 0;
60
                     if(dirty) begin
61
                         nextstate = WriteBack;
62
                     end
                     else nextstate = Allocate;
63
                 end
64
              end
65
66
```

```
WriteBack: begin
67
68
                  write_l2 = 1;
                  if(write_done) begin
69
70
                     write_l2 = 0;
71
                      nextstate = Allocate;
                  end
72
73
                  else begin
74
                     write_l2 = 1;
                      nextstate = WriteBack;
75
76
                  end
77
              end
78
              Allocate: begin
79
                  read_l2 = 1;
80
                  if(l2_ack) begin
81
82
                      read_l2 = 0;
                      nextstate = CompareTag;
83
84
                  end
                  else begin
85
                      read_l2 = 1;
86
87
                      nextstate = Allocate;
88
89
              end
           endcase
90
91
       end
   endmodule
```

1.2 仿真测试代码

'timescale 1ns / 1ps

```
module testbench;
       parameter delay = 100;
2
3
       //inputs
       reg clk,reset;
4
5
       reg ld , st;
       reg [31:0] addr;
6
7
       reg valid , dirty;
8
       reg [20:0] tag_loaded;
       reg l2_ack;
9
10
       reg write_done;
11
12
       //outputs
       wire hit , miss;
13
14
       wire load_ready , write_l1;
15
       wire write_l2 , read_l2;
       wire [1:0]state;
16
17
       //instantiation of the cache controller
18
19
       CacheController cache(
```

```
20
           .clk(clk),
21
           .reset(reset),
22
          .ld(ld),
23
          .st(st),
24
           .addr(addr),
           .valid(valid),
25
26
          .dirty(dirty),
27
           .tag_loaded(tag_loaded),
28
           .l2_ack(l2_ack),
           .hit(hit),
29
30
          .miss(miss),
           .load_ready(load_ready),
31
           .write_l1(write_l1),
32
           .write_l2(write_l2),
33
           .read_l2(read_l2),
34
35
           .write_done(write_done),
           .state(state)
36
37
       );
38
       //set the free running clock
39
       initial begin
40
41
          clk = 1;
42
          forever begin
              \#(\text{delay/2}) \text{ clk} = \sim \text{clk};
43
          end
44
       end
45
46
       //set up the reset signal
47
48
       initial begin
49
          reset = 1;
          \#(delay*2) reset = 0;
50
51
       end
52
53
       initial begin
          //initial input
54
55
          ld = 0;
56
       st = 0;
       addr = 32'b0000_0000_0000_0000_0000_0000_0000;
57
       tag_loaded = 21'b0000_0000_0000_0000_0000_0;
58
59
       valid = 0;
       dirty = 0;
60
       12_ack = 0;
61
          write_done = 0;
62
63
64
          //read hit
          #(delay*2)
65
              ld = 1 ; st = 0;
66
              67
              tag_loaded = 21'b0000_0000_0000_0000_0001_1;
68
              valid = 1;
69
```

```
//wait for next instruction
70
71
           #delay
72
               ld = 0 ; st = 0;
           //write hit
73
74
           #delay
75
               ld = 0 ; st = 1;
           //wait for next instruction
76
77
           #delay
               ld = 0 ; st = 0;
78
79
80
           //read compulsory miss
           #(delay)
81
               ld = 1 ; st = 0;
82
               valid = 0;
83
           //wait for the l2_ack
84
85
           #(delay*3)
               12_{ack} = 1;
86
87
               valid = 1;
           //wait for next instruction
88
           #delay
89
               ld = 0 ; st = 0;
90
91
92
           //write compulsory miss
           #(delay)
93
               ld = 0 ; st = 1;
94
               valid = 0;
95
               12_ack = 0;
96
           //wait for the l2_ack
97
98
           #(delay*4)
99
               l2_ack = 1;
               valid = 1;
100
           //wait for next instruction
101
102
           #delay
               ld = 0 ; st = 0;
103
               12_ack = 0;
104
105
           //conflict miss with dirty=0
106
           #(delay)
107
               ld = 1 ; st = 0;
108
               tag_loaded = 21'b0000_0000_0000_0000_0001_0;
109
               valid = 1;
110
111
               dirty = 0;
           //wait for the l2_ack
112
113
           #(delay*3)
114
               tag_loaded = 21'b0000_0000_0000_0000_0001_1;
115
           #delay
116
               ld = 0 ; st = 0;
117
               12_ack=0;
118
119
```

```
//conflict miss with dirty=1
120
           #(delay)
121
               ld = 0 ; st = 1;
122
               tag_loaded = 21'b0000_0000_0000_0000_0001_0;
123
               valid = 1;
124
               dirty = 1;
125
           //wait for the write_done signal
126
127
           #(delay)
               write_done = 1;
128
           #(delay*3)
129
130
               write_done = 0;
131
               l2_ack = 1;
               tag_loaded = 21'b0000_0000_0000_0000_0001_1;
132
           #(delay*2)
133
               ld = 0 ; st = 0;
134
135
               l2_ack=0;
136
           #(delay*3)
137
138
               $stop;
139
            end
140
141
    endmodule
```

2. 测试结果




图 4: 测试结果

观察测试结果仿真图,可以看出控制信号正确。

六、 心得体会

通过本次实验,我对 cache 有了更加深入的理解。同时本次实验的测试文件是自己编写的,是自己第一次编写,也学会了许多。