
#### Situación a Simular

Se tratará de simular una computadora de arquitectura MIPS con dos procesadores. Cada uno de estos procesadores debe poseer una cache de datos y una de instrucciones. Las caches de instrucciones deben compartir un bus común para el acceso a memoria. De igual forma trabajan las caches de datos para acceder la memoria. Nótese que el sistema puede estar en simultáneo pidiéndole a memoria datos e instrucciones. El diagrama general del sistema a simular es el siguiente:



La simulación debe trabajar con un solo reloj sincronizado para los dos procesadores. De esta forma, cada procesador ejecuta una instrucción en cada ciclo del reloj. Las instrucciones que se van a procesar son instrucciones MIPS genéricas, junto con un conjunto de instrucciones que se añadieron para la implementación de semáforos. Las instrucciones que se van a ejecutar se codifican de la siguiente manera:

Subconjunto de instrucciones MIPS que se deben implementar			CODIFICACIÓN			
Output Output		A 1 (	1	2	3	4
Operación	Operandos	Acción	Cód. Op.	Rf1	Rf2 ó Rd	Rd ó inmediato
DADDI	RX, RY, #n	Rx < (Ry) + n	8	Y	Х	n
DADD	RX, RY, RZ	Rx < (Ry) + (Rz)	32	Υ	Z	х
DSUB	RX, RY, RZ	Rx < (Ry) - (Rz)	34	Y	Z	х
DMUL	RX, RY, RZ	Rx < (Ry) * (Rz)	12	Υ	Z	х
DDIV	RX, RY, RZ	Rx < (Ry) / (Rz)	14	Υ	z	x
LW	RX, n(RY)	Rx < M(n + (Ry))	35	Υ	X	n
sw	RX, n(RY)	M(n + (Ry)) < Rx	43	Υ	X	n
BEQZ	RX, ETIQ	Si Rx = 0 SALTA	4	Х	0	n
BNEZ	RX, ETIQ	Si Rx <> 0 SALTA	5	X	0	n
JAL	n	R31 <pc, pc+n<="" pc<="" td=""><td>3</td><td>0</td><td>0</td><td>n</td></pc,>	3	0	0	n
JR	RX	PC < (Rx)	2	X	0	0
LL	RX, n(RY)	Rx < M(n + (Ry)) RL < n + (Ry)	11	Y	x	n
sc	RX, n(RY)	If RL = n + (Ry) then M(n + (Ry)) < Rx else Rx < 0	12	Y	х	n
FIN		Detiene el programa	63	0	0	0

Cada una de estas instrucciones vendrán en archivos de texto dentro de un directorio de hilos, que contendrá uno o más archivos que corresponden a hilos por ejecutar (cada archivo tiene las instrucciones línea por línea). Este directorio será proporcionado por el usuario.


Adicionalmente, el usuario debe ser capaz de configurar varios parámetros en cada corrida. Estos son:

- Número de ciclos que se tardan leyendo o escribiendo una palabra en memoria principal.
- Número de ciclos de reloj que tarda cada bus transfiriendo una palabra.
- Valor del quantum.

#### Implementación de la Simulación

Para implementar esta simulación se crearon una serie de clases y estructuras de datos


que contienen y abstraen todo lo necesario para la corrida de la simulación. Estas clases se pueden ver en el siguiente diagrama de clases:



El diagrama de clases muestra la relación jerárquica que existe dentro de la simulación. Las instancias de los núcleos se mantendrán en sincronía por medio de un reloj y manejarán el tiempo habilitado entre hilos por medio del quantum. Se cuenta con una serie de registros para almacenar las operaciones y operandos y una serie de comando que le permiten pedir más instrucciones a la caché, escribir en memoria y ejecutar instrucciones. Ambas cachés trabajan

de manera independiente; dentro de cada una se encuentra una estructura que almacena tanto instrucciones como datos para proveerlos al núcleo cuando éste los pide por medio de sus métodos. Pueden además verificar bloques dentro de su estructura y buscar palabras por medio de un índice. Las dos cachés acceden a diferentes partes de la memoria por medio del bus, el cual mantiene una bandera para señalar a quien lo pide si se encuentra o no ocupado. Tanto la memoria como el bus cuentan con una latencia para indicar el tiempo que duran realizando los accesos a direcciones, además de escribir o extraer bloques.

El diagrama de flujo básico se muestra en la siguiente página.



El flujo básico del programa consiste en pedir los datos y simplemente empezar a ejecutar los hilos del directorio (archivos), asignándole a cada hilo el quantum de tiempo de procesador, dependiendo de cada procesador y aplicando round robin sobre la totalidad de hilos, hasta que estos vayan terminando de ejecutarse. Una vez que todos los hilos se terminan de ejecutar, el programa muestra el resumen de los resultados de la corrida y termina. Nótese que el diagrama anterior ejecuta un hilo principal o de control, pero luego del paso #3, empieza a utilizar paralelismo para hacer la simulación más real (simula paralelismo de ambos procesadores). De esta forma, el programa debería bifurcar la ejecución de cada instrucción que se vaya ejecutando. Además de realizar una sincronización de los dos hilos que se ejecutan en cada instante (la arquitectura tiene un solo reloj para los dos procesadores).

Es importante destacar que inicialmente no se va a trabajar con los retrasos ocasionados por ir a memoria principal. Esto hace que ambos procesadores sincronizar cada instrucción MIPS, estos en realidad vayan ejecutando la misma cantidad de instrucciones. Más adelante se deberá tomar en cuenta que los accesos a memoria generan retrasos en los que el procesador no puede ejecutar otra cosa ya que debe esperar un resultado de su pedido a memoria.


En la siguiente página se muestra un cuadro que condensa los casos en los que incurren las operaciones de acceso a la caché de datos y a la memoria principal. Cada uno de los casos desglosa a su derecha la acción que se toma dentro del programa en cuestión, los elementos que utiliza, el momento en que se realiza la acción, su consecuencia en la simulación y las implicaciones de la sincronización.

**NOTA:** El cuadro debe ser considerado en conjunto con los diagramas de flujo presentados luego del mismo, ya que en él se especifican los momentos en donde se llevan a cabo las implementaciones de los casos dentro del programa. Además, cabe destacar que los diagramas presentados son las versiones corregidas a aquellas presentadas en la segunda entrega del trabajo.


	Caso	Acción	Elementos	Momento	Consecuencia	Sincronización
LW	Caché hit	Lee el dato	Caché	Mismo	NA	Bloquea la
	Compartido		propia	ciclo		propia caché
LW	Caché hit	Lee el dato	Caché	Mismo	NA	Bloquea la
	Modificado		propia	ciclo		propia caché
LW	Caché fallo	Pone	Bus,	En el final	Revisa si la	Bloquea la
		mensaje	caché	del ciclo,	otra caché	otra caché y
		de fallo de	propia,	puede	tiene el	bloquea el
		lectura en	caché del	esperar	bloque, si no	bus. Puede
		bus	otro		busca en	tener que
			núcleo		memoria	esperar al
						siguiente ciclo
						por recursos
LW	No tiene	Espera a	Caché	Mismo	NA	NA
	caché	que la	propia	ciclo,		
		caché se		puede		
		desocupe		esperar		
SW	Caché hit	Pide bus e	Caché	Al final del	El otro núcleo	Esperar por
	Compartido	invalida el	propia,	ciclo para	no tiene	disponibilidad
		bloque de	bus, otras	evitar	acceso al	del bus y
		la otra	cachés	lecturas	bloque	cachés, puede
		caché (de	que	sucias	modificado	tener que
		ser	contienen		(se invalida)	intentarlo de
		necesario),	el bloque			nuevo al ciclo
		modifica				siguiente.
		su bloque				
		y lo marca				
		como M				
SW	Caché hit	Escribe en	Caché	Mismo	NA	NA

	Modificado	el bloque	propia	ciclo		
		libremente				
SW	Caché fallo	Pone	Bus,	Mismo	Si lo tenía la	Esperar por
		mensaje	caché	ciclo,	otra caché,	disponibilidad
		de fallo de	propia,	puede	lee el bloque,	de bus y/o
		escritura	caché de	esperar	lo invalida en	cachés.
		en bus	otros	por	las demás	Puede tener
			núcleos	recursos.	cachés y lo	que intentarlo
					coloca	al siguiente
					modificado en	ciclo.
					su caché, sino	
					lo lee de	
					memoria.	
SW	No tiene	Espera	Caché	Mismo	NA	NA
	caché		propia	ciclo		
LL		Pone en	Caché	Mismo	NA	NA
		RL la	propia	ciclo		
		dirección				
SC		Lee de RL	Caché	Mismo	Bloquea el	El candado
		la	propia	ciclo	candado	debe de estar
		dirección,				libre para
		si es la				poderse
		misma				ejecutar
		coloca un				
		1 en				
		memoria,				
		sino un 0.				

# Diagrama de flujo de la operación LoadWord:



# Diagrama de flujo de la operación StoreWord:



### **Problemas sin resolver**

En un número aleatorio y no constante de veces en las que se ejecuta la simulación, es posible que el programa irrespete las latencias del bus y memoria indicadas al correr al inicio de la misma. Es importante destacar que este problema no ocurre siempre, pero en caso de darse, los núcleos no respetan la espera indicada y actúan prematuramente, ignorando en cierta medida los valores indicados.

**Posibles soluciones:** verificar la latencia en cada tick de la simulación desde el *main* para obligar a que ésta sea respetada.