

北 京 邮 电 大 学

实 验 报 告

课程名称 数字逻辑与数字系统实验

实验名称 触发器

人工智能 学院 2022219107 班 姓名 王殿云

教师 石劭轩、李璐璐 成绩

2023 年 11 月 4 日

一、实验任务及目的

实验任务：

1. 用 74LS00 构成一个 RS 触发器，改变输入 R, S 的电平，观测并记录 Q, Q' 的值，了解 RS 触发器的真值表。
2. 测试双 D 触发器 74LS74 中一个触发器的功能。
 - (1) 改变 CLR, PR 的电平，观察并记录 Q, Q' 的值。
 - (2) 然后置 CLR, PR 引脚为高电平，D(数据)引脚接电平开关输出，CP(时钟)引脚接单脉冲。分别接单脉冲按钮观察并记录 D 为高电平和低电平的情况下 Q, Q' 的值。
 - (3) 在(1)的基础上，D 引脚接 1MHz 脉冲源，CP 引脚接 10MHz 脉冲源。用双踪示波器观测 D、CP 端，Q 端的波形。记录波形并分析原因。
3. 制定对双 JK 触发器 74LS107 一个 JK 触发器的测试方案，并进行测试。

实验目的：

1. 掌握 RS 触发器、D 触发器、JK 触发器的工作原理；
2. 学会正确使用 RS 触发器、D 触发器、JK 触发器；

二、实验环境

本次实验使用 TEC-8 实验系统作为物理实验环境，实验系统上配有数码管、交通灯、喇叭、LED 显示、时序、电平开关、常用交流电源、脉冲源、时钟源、数据开关和各种实验所需的数字逻辑芯片，本次实验用到的实验芯片和其他设备如下：

二输入四与非门:74LS00;
双 D 触发器:74LS74;
双 JK 触发器:74LS107;
TBS1102B-EDU 双踪示波器。

三、实验过程描述

实验芯片：

本次实验中使用的集成电路芯片均为双列直插式芯片，逻辑电路封装在芯片内部，外边有直插式引脚接受输入或提供输出。

本次实验中使用的芯片及其引脚排列规则图如下：

74LS00 引脚排列规则：

1	1A	VCC	14
2	1B	4B	13
3	1Y	4A	12
4	2A	4Y	11
5	2B	3B	10
6	2Y	3A	9
7	GND	3Y	8

74LS74 引脚排列规则;


1	1CLR' VCC	14
2	1D 2CLR'	13
3	1CLK 2D	12
4	1PRE' 2CLK	11
5	1Q 2RPE	10
6	1Q' 2Q	9
7	GND 2Q'	8

74LS107 引脚排列规则:

1	1J VCC	14
2	1Q' 1CLR'	13
3	1Q 1CLK'	12
4	1K 2K	11
5	2Q 2CLR'	10
6	2Q' 2CLK'	9
7	GND 2J	8

电路分析与接线图:

对 74LS00 构成 RS 触发器实验电路, 其交流电输入与接地端分别接实验箱交流电输出和接地端。1A 与 2B 分别接两个高低电平可控的电平开关, 以充当 RS 触发器的 R' 与 S' 输入端。1Y 和 2A 相连, 1B 和 2Y 相连, 构成 RS 触发器中的锁存电路, 同时 1Y 与 2Y 分别充当 RS 触发器的 Q' 与 Q 输入端, 接小灯泡反应其电位情况。电路图如下:




对 74LS74 双 D 触发器芯片实验电路, 其交流电输入和接地端情况同上述实验电路。

对实验(1)电路, 将 2CLR, 2PRE 引脚接实验台电平开关输出, 控制芯片中第二组 D 触发器电路的清零和置位功能, 2Q, 2Q' 引脚接电平指示灯, 通过指示灯的亮灭表示输出端的电平情况, 电路图如下图(1)。

对实验(2)电路, 将 2D 引脚接电平开关输出, 控制芯片中第二组 D 触发器电路的数据输入, 2CLK 引脚接 DR 单脉冲, 控制芯片中第二组 D 触发器电路的触发时间, 2Q, 2Q' 引脚接电平指示灯, 通过指示灯的亮灭表示输出端的电平情况, 电路图如下图(2)。

对实验(3)电路, 将 2D 引脚接实验台 1KHZ 脉冲源, CP 接 10KHZ 脉冲源, 控制芯片中

第二组 D 触发器电路的数据输入于时钟信号，2CLR，2Q，2D 引脚分次接示波器，通过示波器的波形表示输出端的电平情况，电路图如下图 (3)。




对 74LS107 双 JK 触发器芯片实验电路，其交流电输入和接地端情况同上述实验电路。

实验 (1): 先测试芯片中一组 JK 触发器电路的芯片功能，将 1CLR' 引脚接实验台电平开关输出，控制芯片中第一组 JK 触发器电路的清零功能，1Q, 1Q' 引脚接电平指示灯，通过指示灯的亮灭表示输出端的电平情况，电路图如下图 (1)。

实验 (2): 再测试芯片第一组 JK 触发器电路的逻辑功能，保持上述接线，将 1CLR' 与 1PRE 电平开关分别置高与低，将 1J、1K 引脚分别接电平开关，控制芯片中第一组 JK 触发器电路的输入，1CLK 引脚接 DR 单脉冲，控制芯片中第一组 JK 触发器电路的触发时间，1Q, 1Q' 引脚接电平指示灯，通过指示灯的亮灭表示输出端的电平情况，电路图如下图 (2)。

实验 (3): 最后测试芯片在高频信号下的输入输出关系，保持上述接线，将 1CLR' 与 1PRE 电平开关分别置高与低，将 1J、1K 引脚分别接电平开关，使电平均置高，控制芯片中第一组 JK 触发器电路处于翻转状态，1CLK 引脚接 1KHZ 脉冲，控制芯片中第一组 JK 触发器电路的触发频率，1Q, 1Q' 与 1CLK 引脚接双踪示波器，通过波形表示输出端和时钟源的电平情况，电路图如下图 (3)。



实验现象与波形图:

RS 触发器实验:

当与非门芯片构成的 RS 触发器 R' 与 S' 两端均为高电平时，小灯泡状态不定。当 R' 端为低电平，S' 端为高电平时，表示 Q 的小灯泡熄灭。当 R' 端为高电平，S' 端为低电平时，表示 Q 的小灯泡亮起。当 R' 端与 S' 端均为高电平时，表示 Q 的小灯泡保持之前的状态不变，实验现象如下图。





双 D 触发器芯片实验：

对实验(1), 当 CLR' 置低电平时, 两个小灯泡均保持常亮。当 CLR' 置高电平时, 若 PRE' 置低电平, 小灯泡一亮一灭, 若 PRE' 置高电平, 两个小灯泡状态不定。

对实验(2), 当 CLR' 与 PRE' 置高电平时, 改变 D 的电平状态, 每次改变后按下 QD 键, 小灯泡电平状态与 D 保持一致, 直到下次按下 QD 前不改变。

对实验(3), D 触发器输出的波形中, CK 最密, D 与 Q 波形一致, Q' 与 Q 波形相反。实验现象与波形图如下：




双 JK 触发器芯片实验:

对实验(1), 当 CLR' 置低电平时, 两个小灯泡均保持常亮。

对实验(2), 当 CLR' 置高电平时, 改变 J 与 K 的电平状态, 每次改变后按下 QD 键, 小灯泡电平状态与 JK 的关系见后续真值表, 每次小灯泡的状态直到下次按下 QD 前不改变。

对实验(3), 当 JK 均置高电平时, D 触发器输出的波形 CK 最密, Q 波形保持规律的方波性状, Q' 与 Q 波形相反。实验现象与波形图如下:



真值表:

RS 触发器:

R'	S'	Q ⁿ	Q ^{n'}
0	0	不确定	不确定
0	0	不确定	不确定
0	1	0	1
1	0	1	0
1	1	Q ⁿ⁻¹	Q ^{n-1'}

双 D 触发器：

2CLR'	2PRE'	2D	Q ⁿ	Q ⁿ '
0	X	X	1	1
1	0	X	1	0
1	1	1	1	0
1	1	0	0	1

双 JK 触发器：

1CLR'	1J	1K	Q ⁿ	Q ⁿ '
0	0	0	Q ⁿ⁻¹	Q ⁿ⁻¹ '
1	0	1	0	1
1	1	0	1	0
1	1	1	Q ⁿ⁻¹ '	Q ⁿ⁻¹

四、 实验结果

问题分析：

触发器逻辑功能及特点：

RS 触发器：

RS 触发器有 S 与 R 两个输入端，Q 与 Q' 两个输出端和，逻辑功能是在输入信号作用下将输出从一个状态切换到另一个状态。当 S=1 且 R=0 时，输出为 1；当 S=0 且 R=1 时，输出为 0；当 S=0 且 R=0 时，输出状态保持不变；当 S=1 且 R=1 时，由于存在冲突，输出状态不确定。其特点是有记忆性，可以构成时序电路，但存在输出不确定的冲突状态，在实际应用中不稳定。

D 触发器：


D 触发器有输入端 D，清零端 CLR，置位端 PRE，时钟输入端 CLK，和两个输出端 Q 与 Q'。在每个时钟周期，D 触发器将输入信号的值传递到输出端。当时钟信号改变时，D 触发器根据 D 输入的值来更新输出状态。其特点是解决了 RS 触发器中的冲突问题，输入输出关系更简单，而且置位端和清零端能异步地将芯片调整至指定状态。

JK 触发器：


JK 触发器有 J 和 K 两个输入端，清零端 CLR，时钟输入端 CLK，和 Q 与 Q' 两个输出端。JK 触发器在时钟信号的作用下，根据 J 和 K 的输入状态更新输出。特点能够是利用 00 与 11 两个输入状态控制信号的翻转与保持，并且不存在冲突问题，清零端也能异步地完成指定状态的调整。

绘制波形图：

双 D 触发器实验：



双 JK 触发器实验：



触发方式的区别：

本实验中，RS 触发器的状态转换是由 R 与 S 状态的变化触发的，而 D 与 JK 触发器的状态转换是由 CLK 时钟信号的上升沿或下降沿触发的。

实验总结：

本次实验中，我掌握了 RS 触发器、D 触发器、JK 触发器的工作原理，了解了 RS 触发器、D 触发器、JK 触发器的逻辑功能，学会了正确使用 RS 触发器、D 触发器、JK 触发器的方法，并掌握了自主设计实验测试触发器功能的思路和方法，加深了对触发器工作方式、工作原理、功能使用的理解。