

北 京 邮 电 大 学

实 验 报 告

课程名称 数字逻辑与数字系统实验

实验名称 简单时序电路

人工智能 学院 2022219107 班 姓名 王殿云

教师 石劭轩、李璐璐 成绩

2023 年 11 月 11 日

一、实验任务及目的

实验任务：

1. 使用 74LS74 双 D 触发器芯片搭建四位二进制计数器，将 Q0, Q1, Q2, Q3 复位，完成：
 - (1) 由时钟端 CLK 输入单脉冲，记录输出状态；
 - (2) 由时钟端 CLK 输入连续脉冲，观测输出波形；
2. 用 74LS107 双 JK 触发器芯片搭建四位二进制计数器，将 Q0, Q1, Q2, Q3 复位，完成：
 - (1) 由时钟端 CLK 输入单脉冲，记录输出状态；
 - (2) 由时钟端 CLK 输入连续脉冲，观测输出波形；
3. 使用 74LS107 双 JK 触发器芯片与 74LS00 四输入与非门搭建异步十进制计数器，将 Q0, Q1, Q2, Q3 复位，完成：
 - (1) 由时钟端 CLK 输入单脉冲，记录输出状态；
 - (2) 由时钟端 CLK 输入连续脉冲，观测输出波形；

实验目的：

1. 掌握简单时序电路的分析,设计,测试方法；

二、实验环境

本次实验使用 TEC-8 实验系统作为物理实验环境，实验系统上配有数码管、交通灯、喇叭、LED 显示、时序、电平开关、常用交流电源、脉冲源、时钟源、数据开关和各种实验所需的数字逻辑芯片，本次实验用到的实验芯片和其他设备如下：

双 JK 触发器：74LS107；
双 D 触发器：74LS74；
四输入与非门：74LS00；
TBS1102B-EDU 双踪示波器；

三、实验过程描述

实验芯片：

本次实验中使用的集成电路芯片均为双列直插式芯片，逻辑电路封装在芯片内部，外边有直插式引脚接受输入或提供输出。

本次实验中使用的芯片及其引脚排列规则图如下：

74LS00 引脚排列规则：

1	1A	VCC	14
2	1B	4B	13
3	1Y	4A	12
4	2A	4Y	11
5	2B	3B	10
6	2Y	3A	9
7	GND	3Y	8

74LS74 引脚排列规则;

1	1CLR' VCC	14
2	1D 2CLR'	13
3	1CLK 2D	12
4	1PRE' 2CLK	11
5	1Q 2RPE	10
6	1Q' 2Q	9
7	GND 2Q'	8

74LS107 引脚排列规则:

1	1J VCC	14
2	1Q' 1CLR'	13
3	1Q 1CLK'	12
4	1K 2K	11
5	2Q 2CLR'	10
6	2Q' 2CLK'	9
7	GND 2J	8


电路分析与接线图:

对使用 74LS74 双 D 触发器芯片搭建四位二进制计数器的实验电路, 实验中使用到的两个 74LS74 芯片交流电输入与接地端分别接实验箱交流电输出和接地端。两个芯片上的四个 CLR 端口并联后接一个电平开关, 控制计数器的清零。第一个 D 触发器的 CLK 端口接时钟信号。其余端口连接规则为, 每个触发器的 D 与 Q' 连接, 每个触发器的 Q' 输出与下一个触发器的 CLK 输入连接, 上一个触发器的输出作为下一个触发器的时钟信号。


实验(1)中, 时钟信号由 QD 手动给出, 四个 D 触发器的输出端 Q 依次接小灯泡, 反应其电平高低。

实验(2)中, 时钟信号接 500HZ 时钟源, 四个 D 触发器的输出端 Q 与时钟源分别接示波器输入, 反应其波形。

两个实验的电路图如下 (实验(2)中将 LED 替换为示波器输入端口):




对使用 74LS107 双 JK 触发器芯片搭建四位二进制计数器的实验电路, 实验中使用到的两个 74LS107 芯片交流电输入与接地端分别接实验箱交流电输出和接地端。两个芯片上的四个 CLR 端口并联后接一个电平开关, 控制计数器的清零。第一个 JK 触发器的 CLK



实验现象与波形图：


74LS74 双 D 触发器芯片搭建四位二进制计数器实验：

- (1) 使用 1 指代高电平，0 指代低电平，连续按动 QD，Q3-Q0 的状态在 0000，0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 1010, 1011, 1100, 1101, 1110, 1111 间按序循环变化，实验现象如下图：



- (2) 波形图如下：


由于示波器屏幕只能容纳四个波形，故 Q3 波形手绘给出，图片与手绘波形如下：



74LS107 双 JK 触发器芯片搭建四位二进制计数器实验：


实验(1)中，Q3-Q0 对应的小灯泡随 QD 连续按下而改变亮灭状态现象，现象与上一个实验的实验(1)相同

实验(2)中，由于示波器屏幕只能容纳四个波形，故 Q3 波形手绘给出，图片与手绘波形如下：



74LS107 双 JK 触发器芯片与 74LS00 四输入与非门搭建异步十进制计数器实验：

由于示波器屏幕只能容纳四个波形，故波形手绘给出，绘制波形如下：



状态转移表:

74LS74 双 D 触发器芯片搭建四位二进制计数器实验:

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

74LS107 双 JK 触发器芯片搭建四位二进制计数器实验:

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

74LS107 双 JK 触发器芯片与 74LS00 四输入与非门搭建异步十进制计数器实验:

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1

0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0


四、 实验结果

问题分析：

实验内容 1 中，用单次脉冲做计数脉冲时，Q3，Q2，Q1，Q0 的状态转移表：

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0


画出连续时钟下 Q3，Q2，Q1，Q0 的波形：



问：Q3'，Q2'，Q1'，Q0' 构成计数器吗？如果是，那么是递增还是递减？

答：构成，只要将每个波形上下翻转就是一个减法计数器，是递减的计数器。


画出实验 2 的电路图：




写出实验 3 中,用单次脉冲做计数脉冲时, Q_3, Q_2, Q_1, Q_0 的状态转移表：

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	1	0	1	0
1	0	1	0	1	0	1	1
1	0	1	1	1	1	0	0
1	1	0	0	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	1	1	1	1
1	1	1	1	0	0	0	0

画出连续时钟下 Q_3, Q_2, Q_1, Q_0 的波形：



画出实验 4 的电路图：



用单次脉冲做计数脉冲时，Q3，Q2，Q1，Q0 的状态转移表：

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	1	0	0	1	0	0	0
1	0	0	0	0	0	0	1

实验总结：

本次实验中，我掌握了 D 触发器构成的二进制计数器、JK 触发器构成的二进制计数器、JK 触发器构成的异步十进制计数器和 D 触发器构成的异步十进制计数器的电路搭建方法和工作原理，了解了二进制计数器、异步十进制触发器和自循环寄存器的逻辑功能和状态转移过程，并掌握了自主搭建并测试计数器功能的思路和方法，加深了对触发器和计数器的工作方式、工作原理、功能使用的理解。