


试题库

一. 逻辑定义, 公理, 定理, 基本门电路

1. 某种电路要求实现‘禁止’功能, 如果禁止信号是 INH, 问
- A) 若 INH=H 为禁止, 且这时要求输出为高, 该怎么实现?
- B) 若 INH=L 为禁止, 且这时要求输出为高, 该怎么实现?

答案:



2. 选择题:

- 1) 若, $AB=AC$, 是否能说: $B=C$?
- 2) 若, $A+B = A+C$, 是否能说: $B=C$?
- 3) 若有 $AB=AC$ 且 $A+B = A+C$, 是否能说: $B=C$?

3. 证明 $(A+B) (/A+C) (B+C) = (A+B) (/A+C)$

4.

5. 选择题 (15 分)

将如下选择题中正确答案的标号填入下表:

题号	1	2	3	4
选定答案				

1) 对函数

$$S = \overline{BC} + \overline{AC} + \overline{AB} + \overline{BC}$$

中, 多余项是 a) $/BC$, b) A/B 或 A/C , c) A/B 和 A/C , d) 任何项都不多余。

2) 在 $U/V/WXYZ$ 中 $/W$ 可用下式取代

- a) $/W+X$, b) $/W+/X$, c) $/W+X+Y+Z$, d) $U+/V+X+Y+Z$

3) 在下列等式中

$$\overline{x+y+z} = \overline{xyz}$$

$$(x+y)(\overline{x}+z)(y+\overline{z}) = (x+y)(\overline{x}+z)$$

$$(x+y)(x+z)(y+z) = xy + xz + yz$$

- a) 没一个正确, b) 有一个正确, c) 有两个正确, d) 都正确

4) 函数 $S = WX + /WY + /XY + /WZ + /XZ$ 可写为

- a) $S = WX + Y + Z$
- b) $S = (W+X+Y) (W+X+Z)$
- c) $S = W + X + Y + Z$
- d) $S = WZ + /WY + /XZ$

9. 完成下列数制转换 (10 分)

1) $1110.001_B = \underline{\hspace{1cm}}_{10} = \underline{\hspace{1cm}}_Q$

2) $234.6_Q = \underline{\hspace{1cm}}_B = \underline{\hspace{1cm}}_H = \underline{\hspace{1cm}}_{10}$

10. 写出下列函数的对偶式和反演式(10 分)

1) $F = \overline{\overline{A+B} \cdot (A+B)(\overline{A+C})}$

2) $G = \overline{A \cdot \overline{B} + ABC(B+CD)}$

13. 不管数字逻辑多么复杂，都可由三种最基本的逻辑门实现，它们是_____。(3)

14. 写出与如下正逻辑对应的负逻辑

负逻辑	与门	或门	非门	与非门	或非门
正逻辑					

15. 直接写出下列函数的对偶式和反演式

$$F_1 = AB + (\overline{A+C})(C+\overline{DE})$$

$$F_2 = \overline{AB+C+\overline{BC}} + A$$

二. 逻辑函数，逻辑冒险和逻辑的化简

1. 如下是四变量函数的卡诺图，问从状态 ABCD=1101 到 0010 变化时，有无冒险？

若有，是什么性质的冒险？（5 分）

AB \ CD	00	01	11	10
00	0	1	1	0
01	1	0	1	1
10	0	1	0	0
11	1	0	0	1

2. 逻辑电路中的冒险分为_____，_____，_____等_____类（5）

答：静态冒险，动态冒险和本征冒险等 3 类。

或者，逻辑冒险，功能冒险和本征冒险等 3 类

3. 判断下述逻辑有无逻辑冒险？(10 分)


1) $F1 = A \oplus B$

2) $F2 = \overline{ABC} + AB$

3) $F3 = (A + B)/(A + C)$

4. 逻辑变换 (10)

a) 画出如下数字逻辑门的低有效输出的逻辑表示：





b) 用狄·摩根定理画出如下逻辑的等效逻辑（按对应关系画出）。




c) 请画出如下逻辑的反函数表示




答案：





C)

或者按反演律得到函数的反函数，表示如下



5. 某组合逻辑输出 $Y = f(A, B, C, D)$ 的 K-MAP 如下

CD\AB	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	1	1	1	0
10	1	1	0	0

问：1) 输入 ABCD 从 1001 变成 0111 存在不存在冒险？

2) 若存在冒险，是什么性质的冒险？


3) 若用状态 Y 作为驱动 D-FF 的信号，它可以作为哪种输入？不能作为哪些信号输入？

答案：1) 存在冒险


2) 静态功能冒险

3) 可作为 D 端输入，不可以作 CLK, PRN, CLRN 输入。

6. 化简如下电路 (5)



答案：因为 $B \cdot \overline{B} \cdot X = 0 \cdot X = 0$ ，所以有




三. 组合逻辑的分析与设计

1. 在 64K 空间内,有如下地址译码电路, 试指出各译码输出选中的地址空间(10)

其中, **A15..A0** 是地址线(没有全部用上);

/CS1../CS5 是译出的低有效的'片选'信号, 用于选中某个存储芯片或接口芯片。

而 74138 的 G1, G2AN, G2BN 是 '使能' 信号。有效电平如图所示。



答案: 十六进地址如下:

/CS1--8000-80FF, 8800-88FF, A000-A0FF, A800-A8FF;

/CS2—8200-82FF, 8A00-8AFF, A200-A2FF, AA00-AAFF;

/CS3—8400-84FF, 8C00-8CFF, A400-A4FF, AC00-ACFF;

/CS4—8500-85FF, 8D00-8DFF, A500-A5FF, AD00-ADFF;

/CS5—8700-87FF, 8F00-8FFF, A700-A7FF, AF00-AFFF。

2. 用 8→1 MUX 实现如下函数功能 (10)

$$F = AB + BC + CA$$

3.利用 ROM 实现 2 比特乘 4 比特的乘法器, 问需要多大存储容量? 地址线多少条? 数据线多少条? 各单元的内容如何确定? 举例说明之。(10 分)

4. 若同一模拟电压 V_a 分别与 $3/4$, $1/2$, $1/4$ 的 V_r 相比较, V_a 接比较器的+输入端, 比较器的数字输出分别是 a , b , c , 要把输出变为两位数字信号 $C1$, $C0$; 请写出 $C[1, 0]$ 的逻辑表达式。(这是数字/模拟变换中的数字编码题) (10)

(答案: 根据题义, 可得出如下真值表:

输入 a b c	输出 c1 c0	备注:
1 1 1	1 1	V_a 在 $3/4$ 以上
0 1 1	1 0	V_a 在 $1/2—3/4$ 之间
0 0 1	0 1	V_a 在 $1/4—1/2$ 之间
0 0 0	0 0	V_a 在 $1/4$ 以下


因此: **$C1 = b$;**

c \ ab	c0	(凡不可能出现的项都作任意项处理)
0	-	-
1	0	1


$$C0 = a + c \cdot /b$$

四. 组合逻辑部件


1. $(A+B)$ 等于 $A \oplus B$ 吗? 为什么 $C_0=AB+(A+B)C_i=AB+(A \oplus B)C_i$?
2. 用 8-1 数据选择器(MUX)实现函数 $F(A,B,C,D)=\Sigma(1,2,3,5,7,11,13,15)$ (10 分)



3. 在 64K 空间内,有如下地址译码电路,试指出各译码输出选中的地址空间(10)
其中, **A15..A0** 是地址线(没有全部用上);
/CS1../CS5 是译出的低有效的'片选'信号,用于选中某个存储芯片或接口芯片。
而 74138 的 G1, G2AN, G2BN 是'使能'信号。有效电平如图所示。




4. 如下是某计算机的输入/输出地址译码器,请指出每一输出所选中的连续地址空间 (10)




- 其中: **A7..A0** 是地址线, A7 是地址高位。地址请用 16 进表示。
IOADS# 是输入/输出地址选通信号。该信号有效时,表示地址线信号稳定。
表该信号是低有效。
SEL0# 选中的地址空间是:
SEL1# 选中的地址空间是:
SEL2# 选中的地址空间是:


5. 写出如下地址译码器信号所选中的地址空间范围(以 16 进表示,若不连续,分别写出),地址线为 A[7..0]。(10)




6. 写出如下地址译码器信号所选中的地址空间范围（以 16 进表示，若不连续，分别写出），地址线为 A[7..0]。（10）



7. 画出如下地址译码器各输出的波形图（注意地址线的表达方式，H 表示 16 进制）（15）




8.





答

案


:



9. 画出如下地址译码器各输出的波形图(注意地址线的表达方式,D十进制H16进制)(15)




答案:



10. 根据如下 K-MAP 分别用 D-FF, JK-FF 实现它, 并画出逻辑图。(10)

BC\QA			
1	0	0	1
0	1	1	0
-	-	1	0
1	0	0	1


11. 分析如下地址译码器的各个输出的波形, 回答如下问题:



- 1) 分析该电路有没有冒险现象? _____
 - 2) 如有, 你能否说出冒险的性质? 为什么? _____
 - 3) 若有冒险, 请在该电路的基础上, 扼要说明改进的办法。_____
12. 有若下电路, 看懂它, 并回答如下问题 (10)
- 1) /IOSEL 输出选中的地址空间是_____;
 - 2) 选中该空间的条件是:
 - a) _____
 - b) _____
 - c) _____

五. 锁存器和触发器

1. 看如下基本锁存器电路，



问：1) 该锁存器的状态方程是：_____

2) 输入信号的有效电平是：A _____， /B _____

3) 要使锁存器正确动作（锁存器正确置位或复位），应满足哪些条件？

4) 画出它的逻辑图符号。

5) 画出它的状态转移图。

6) 列出它的状态转移表。

7) 画出它的波形图。

答：1) $Q = A + Q/B$

2) $A = H$ ， $/B = L$ ；


3) (。A 的正脉宽尽可能小， /B 的负脉宽尽可能窄；

。A 和 /B 不能同时有效，即，在一个的动作完成并失效后，另一个才能生效；

。A 和 /B 应满足 $AB=0$ ，或 $/A+/B=1$ 的条件)；

4)


5)



2. 已知某 JK 和 D 触发器的真值表如下，设计该电路，画出逻辑图 (10)

输入				输出
A	B	q	CLK	Q
0	0	0	↑	0
0	0	1	↑	1
0	1	0	↑	1
0	1	1	↑	0
1	0	0	↑	0
1	0	1	↑	1
1	1	0	↑	1
1	1	1	↑	0

3. 说明 JK-FF 各个输入端的名称,以及在使用中对它们的要求。(5)



该输入信号		信号应满足的技术指标	
	信号名称	允不允许存在冒险	Tsu, Th, Tw, Fmax
J, K----			
CLK----			
PRN---			
CLRN---			


9. 若由两级触发器组成的电路，其下一状态方程是（10 分）

$$Q_0^{n+1} = \overline{\text{CLR}} \cdot (\text{LD} \cdot D_0 + \overline{\text{LD}} \cdot (\text{EN} \oplus Q_0^n))$$

$$Q_1^{n+1} = \overline{\text{CLR}} \cdot (\text{LD} \cdot D_1 + \overline{\text{LD}} \cdot ((\text{EN} \cdot Q_0^n) \oplus Q_1^n))$$

- 1) 画出逻辑图；
- 2) 说明信号/CLR, LD, EN 的功能；
- 3) 列出功能表

10. 以下是一种 ‘Semaphore’ 逻辑。




这是两个处理器争用同一资源的竞争逻辑。其工作原理是：

- 。该资源某时刻能且只能被一个处理器所享用；
- 。每当处理器想享用该资源时，应该发出申请，即，使本方的 D-FF 清零（向 D-FF 写入 0）；
- 。若读出的值是 ‘0’，则表明 ‘资源空闲’，申请成功（/GT），否则，表示失败；
- 。使用完后，向本方 D-FF 写入 ‘1’，以释放该资源。

试用尽可能简洁的文字，说明该逻辑的工作原理。

11. 有一沿触发 JK 触发器，知其 JK 及 CK 输入，画出 Q 输出（5）




12. _____

13. 要用 JK-FF 实现 D-FF 和 T-FF，推导状态方程中参数的关系，画出逻辑图（10分）


14. 用 T-FF 实现 JK-FF，写出 T 对 J，K 的表达式，并画出逻辑图。（10分）
答： $Q = J/Q + KQ (+JK)$ （要有导出过程，没有的扣 3 分）（6 分）

J	K	q	Q	T
0	0	0	0	0
0	0	1	1	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	1
1	0	1	1	0
1	1	0	1	1
1	1	1	0	1



（电路图 4 分，若触发器没有画成 T-FF，扣 3 分）


15. 分析如下电路，写出状态方程，说明在 S=0 和 1 时，代表的触发器类型。（10）



答： $Q = S/Q + /SD$ （4 分）
S=1, $Q = /Q$: 沿触发的 T-FF; （3 分）
S=0, $Q = D$: D-FF。 （3 分）

六. 时序逻辑的分析和设计

1. 分析如下电路，画出 $F(Q_2, Q_1, Q_0)$ 的状态图 (10)



答：下一状态方程 (4 分)

$$Q_0 = J_0/Q_0 \quad (CK \uparrow)$$

$$Q_1 = J_1/Q_1 \quad (CK \uparrow)$$

$$Q_2 = J_2/Q_2 \quad (/Q_1 \uparrow, \text{即 } Q_1 \text{ 的 } \downarrow)$$

(若 $Q_2 = J_2/Q_1 + Q_2Q_1$, 且状态转换表对, 也可以)


$$Q_i = Q_i \quad (\text{其它情况下})$$

显然 Q_2 是 2 分频器, 只要分析 Q_0Q_1 就可以了。


若从 $Q_1Q_0=00$ 起, 下一状态是 01; 再下是 10, 最后返回 00, 所以它是 3 分频器。

所以, $Q_2Q_1Q_0=000, 001, 010, 100, 101, 110, 000$ 是 6 分频器。(6 分)

2. 分析下述逻辑电路的功能。(5)



3. 写出如下电路的状态方程, 并回答问题 (10 分)



a) 对电路 A), $k=1$ 它是__触发器。

b) 对电路 B), 若 $c=1$, 它是__触发器; 若 $c=0$, 它是__触发器。

4. 设计一个 4 级扭环计数器, 并可自启动。请画出逻辑图, 并验证 (10 分)


5. 以下是某计数器的功能表。看懂它, 并回答问题。(10 分)

功能表

输入信号							输出	功能
/OC /SLD /ALD /SCLR /ACLR EN CLK							Q[3..0]	
H	x	x	x	x	X	x	Hi-Z	
L	L	H	H	H	X	↑	D[3..0]	
L	X	L	X	H	x	X	D[3..0]	
L	H	H	L	H	X	↑	0000	
L	X	H	X	L	X	X	0000	
L	H	H	H	H	1	↑	Q[3..0]+1	
L	H	H	H	H	0	↑	Q[3..0]	

- 1) 列出功能栏（填入行所示的功能）
- 2) /OC 是_____。（输出控制，高电平时，输出有效）
- 2) /SLD 是_____。（同步装入，低有效）
- 3) ALD 是_____。（异步装入，高有效）
- 4) /SCLR 是_____。（同步清零，低有效）
- 5) /ACLR 是_____。（异步清零，低有效）
- 6) EN 是什么信号？_____。（使能控制，高有效）
- 7) 该芯片至少有_____个管脚。（17 个）

7. 有如下用 a) CKEN (Clock Enable) 控制的 D- (或 JK-) 触发器, CKEN= '1', 触发器 '使能', CKEN= '0', 则触发器不动作。试说明 CKEN 应在什么时间改变, 才能正确起到控制作用? B) 用 CKINH (Clock Inhibit) 控制的 D- (或 JK-) 触发器, CKINH= '1', 禁止动作, CKINH= '0', 允许动作。CKINH 应在什么时间变化才对? (注意: 原则是: 时钟的有效沿只能由 CLK 产生而不能有 CKINH 变化产生) (5 分)



CKEN 应在_____时变化. (应在 CLK=L 时, 因为 $X \cdot 0 = 0$)
CKINH 应在_____时变化. (应在 CLK=H 时, 因为 $X + 1 = 1$)

8. 设计一个带 ENA 控制的 D-FF 和 T-FF (从 '同步输入' 进行控制)。ENA= '1' 时, 触发器正常工作; ENA= '0', 时, Q 维持不变, ENA=1 时, 实现 D-FF 或 JK-FF 功能 (10 分)

- 1) 设计电路, 画出逻辑图
- 2) 该 ENA 应满足什么指标要求?

答:


- 1) 对 D-FF, $Q = ENA \cdot D + \neg ENA \cdot Q$;
对 JK-FF, $Q = ENA \cdot J \cdot \neg Q + Q \cdot (ENA \cdot K)$ 。
- 2) ENA 应满足 T_{su} , T_h 要求。

9. 用两片 74169 级联, 实现 '全同步减计数器', 模数 $M = 124$ 。(10 分)
问: 若要求能输出 124 分频的方波, 应如何实现?

10. 在同步序列逻辑中，尤其是‘状态机’中，要求所有外部输入信号必须满足触发器的建立时间 T_{su} 和保持时间 T_h ，否则，其下一状态不能确定。若某些外部输入和状态机的时钟无任何关系，应如何处理？（5分）

11. 分析如下电路，并回答问题。（10分）

- 1) 该计数器的‘初值’是_____.
- 2) 该电路作‘增计数’时，计数范围是_____.
- 3) 该电路作‘减计数’时，计数范围是_____.
- 4) 可以看出，对增计数器最后状态的译码可以只看是‘1’的位，
对减计数器最后状态的译码可以只看是‘0’的位。
这是因为_____.



答：1) 该计数器的‘初值’是 8.

2) 该电路作‘增计数’时，计数范围是 8--12.

3) 该电路作‘减计数’时，计数范围是 8--4.

4) 可以看出，对增计数器最后状态的译码可以只看是‘1’的位，

对减计数器最后状态的译码可以只看是‘0’的位。

这是因为对增计数，A译出Q[3..0]=11--，是12, 13, 14, 15，而增计数最先到达12(1100)，所以0可以不参加译码。

而对于减计数，B译出Q[3..0]=0-00，包括状态4和0，减计数最先到达4而不是0，所以，4状态的0100中的Q2=1可以不参加译码。

12. 用 JK-FF 设计一同步时序逻辑，实现下述状态转换顺序：（10分）

Q0	Q2	Q1	
	④	③	
	⑤	①	②

注：表内标号是状态转移顺序。

答案：


2) $Q2 = Q0/Q2 + Q0Q2$, (6)

$Q1 = /Q1 + /(Q0Q2)Q1$,


$Q0 = /Q2/Q0 + Q0$ Q1

3) 7→5→6→2→3→7, 1→6 4→2 0→3, 能够自启动 (5)

4) 逻辑图 (4)




13. 分析如下电路，并回答问题：（10 分）



这是用 74163（CT4163 或 CT1163）全同步增计数器构成的电路，问

- 1) 该计数器的模是_____。
- 2) 画出该计数器的状态转移图。

14. 看懂下图，并回答问题，（10 分）



- 1) 画出 Q[3..1]的状态图;
- 2) 该电路的名字是_____型计数器;
- 3) 该电路能否自启动? _____.


15. 有如下电路,说明其工作原理,(5 分)

6) 当使能信号 $EN=L$ 时, 保持原状态不变。


这些功能的优先级从高到低依次为: 异步清零, 异步装入, 同步清零, 同步装入和使能。

试写出 Qx 的特征方程, 画出用 D-FF 实现的电路图。(10 分)

答案: $QX = /SCLR (SLD*DX + /SLD*EN*F + /SLD*/EN*QX)$



21. 分析如下异步逻辑电路, 画出状态转移图 (15)。



请指出这是什么计数器? 各位的权值是多少?

($Q_4Q_3Q_2Q_1 = 0000-1100-1011-1010-1001-1000-0100-0011-0010-0001-0000$
5421 码_十进_减_计数器)

22. 已知某触发器的状态转换表, 如下面的 K-MAP 所示, 试写出用 D-FF, 和 JK-FF 实现的状态方程, 及 D, J, K 的逻辑表达式。(5)

$Q = f(A, B, C, q)$

Cq \ AB	11	10	01	00
1	1	1	1	1
0	1	1	1	0
1	0	0	0	0
0	1	0	0	1

答: 用 D-FF,

$$Q = D = A/C + B/C + B/q;$$

用 JK-FF,

$$Q = (C + B) / q + (A/C + B/C) q;$$


所以, $J = IB + IC$, $K = I (IA/C + B/C)$

23. 设计一能自启动的六脉冲分配器 (用扭带环 6 进计数器实现)。(10)
(画出逻辑图, 状态图, 并列出状态译码的方程)

24. 设计一能自启动的扭带环八进计数器。(用 D 或 JK 触发器实现) (10)
(画出逻辑图, 状态转移图)


25. 分析如下电路 (15 分)

- (1) 写出各级的状态方程,
- (2) 画出波形图,
- (3) 画出状态图 (包括无效状态),
- (4) 说明该电路的功能。



(请注意触发器时钟的有效沿)

26. 分析如下电路, 画出状态转移图。[以 Q3 作为最高位] (10 分)



(状态图 0-3-2-13-12-9-8-11-10-5-4-1(-0),7-6-1,15-14-9. 可自启动)

27. 设计一个 6 脉冲分配器, 状态表的变化顺序如下。(15 分)

Q1Q0 \ Q2	②	①
③	-	-
④	-	-
⑤	⑥	

- 1) 要求用 JK-FF 实现, 列状态方程, 画出逻辑图, 画状态图;
- 2) 若用 74138 译出各个状态, 画出连接图 (注意状态顺序)。


3) 状态与译码输出的关系如下:

- ①→/S1 ②→/S2 ③→/S3
④→/S4 ⑤→/S5 ⑥→/S6

28. 下图是 7492 异步 12 进计数器的管脚图, 其功能表如下:


CLRA & CLRB	CLKa,CLKb	Qd Qc Qb Qa	功能
L	H/L	Qd Qc Qb Qa	维持
H	X	L L L L	清零
L	↓	Count up	增计数

注: 若 Qa 接 CLKb, CLKa 接外部时钟, 则计数状态序列是: 0, 1, 2, 3, 4, 5, 8, 9, A, B, C, D (Qd--msb, QA--lsb)。请将写出 a, b, c, d 各连接的模数 M。(10 分)



29. 用纽带环 + 译码器设计一个 6 脉冲分配器, 画出状态图 (15)

(脉冲分配器的输出从 Q0Q1Q2=000, 依次为 P0, P1, P2, P3, P4, P5。)



译码输出依次为 **P0 = /Q0/Q2**, **P1 = Q0/Q1**, **P2 = Q1/Q2**, **P3 = Q0Q2**,
P4 = /Q0Q1, **P5 = /Q1Q2**。

30. 有一个用 74138 组成的地址译码器 (图 3), 试画出其输出 CS1L 和 CS2L 的波形 (图 4)。(10)




图 3





图 4

31 用 74163 设计一个模 96 计数器，要求最末级输出为方波。画出电路图。（10 分）

（附，74163 管脚图）



32. 某时序逻辑的某一级 Qi 的功能表如下，（20）


/ACL	/ALD	/SCLR	/SLD	EN	CLK	Qi	功能
L	X	X	X	X	X	0	
H	L	X	X	X	X	Di	
H	H	L	X	X	↑	0	
H	H	H	L	X	↑	Di	
H	H	H	L	H	↑	Fi	
H	H	H	H	L	↑	Qi	

（其中 Fi 是某种功能的逻辑表达式，这里看作与输入 Di 一样的输入信号）

- 要求：
- 1) 填写功能栏；
 - 2) 列出下一状态方程；
 - 3) 画出电路图；
 - 4) 列表说明对各个输入信号的交流参数要求。

输入信号	Tsu, Th	Twh	Twl	Fmax
------	---------	-----	-----	------

CLK	-	-	√	√	√
/ALD					
/SLD					
/SCLR					
Fi					
Di					



33. 如下状态机是 Moore 型，还是 Mealy 型？画出它的状态图，并用 D-FF 实现它。

Q2Q1	状态	X=0	X=1
00	A	B/0	C/0
01	B	D/0	A/1
11	C	A/0	D/0
10	D	D/1	B/1

答案：

$$Q2 = Q2 \oplus Q1 \oplus X, Q1 = /Q2/Q1 + X/Q1, Z = /Q1Q2 + XQ1/Q2$$

34. 如下状态机是 Moore 型，还是 Mealy 型？画出它的状态图，并用 D-FF 实现

Q2Q1	状态	X=0	X=1
00	A	B/0	D/0
01	B	C/0	A/0
11	C	D/0	B/0
10	D	A/1	C/1

答案：

$$Q2 = Q1/X + /Q1X, Q1 = /Q2/X + Q2X, Z = Q2/Q1$$

共用：3+3+1=7 门，6+6+2=14 个输入

35. 如下状态机是 Moore 型，还是 Mealy 型？画出它的状态图，并用 D-FF 实现

Q2Q1	状态	X=0	X=1
00	A	B/0	D/0
01	B	C/0	A/0
10	C	D/0	B/0
11	D	A/1	C/1

对它的复杂度和上题比较。

答案：

$$Q2 = Q2 \oplus Q1 \oplus X, Q1 = /Q2/Q1 + X/Q1, Z = Q1Q2$$

共用 5+3+1=9 个门，16+6+2=24 个输入，比上题复杂。

36. 如下状态机是 Moore 型，还是 Mealy 型？画出它的状态图，并用 D-FF 实现

Q2Q1	状态	X=0	X=1
00	A	A/0	B/0
01	B	C/0	B/0
11	C	D/0	B/0
10	D	A/1	B/0

答案：

$$Q2 = /XQ1, \quad Q1 = X + /Q2Q1, \quad Z = Q2/Q1/X$$

37. 如下状态机是 Moore 型，还是 Mealy 型？画出它的状态图，并用 JK-FF 实现

Q2Q1	状态	X=0	X=1
00	A	A/0	B/0
01	B	C/0	B/0
11	C	D/0	B/0
10	D	B/1	A/0

答案：


$$Q2 = Q1/X \quad (/Q2+Q2), \quad J2 = Q1/X, \quad K2 = /Q1 + X$$

$$Q1 = X/Q1 + (/Q2+X) Q1, \quad J1 = X, \quad K1 = Q2/X$$

$$Z = Q2/Q1/X$$

38. 分析如下电路，列出状态方程，状态表，画出状态图。（14 分）

（假定 Q1Q2=00，是状态 A，01 是状态 B，11 和 10 分别是状态 C 和 D）



解：方程（4 分）

$$Q1 = X \oplus Q1 \quad (\text{CLK} \uparrow)$$

$$Q2 = Q1 \oplus Q2 \quad (\text{CLK} \uparrow)$$

$$Z = XQ2$$

状态表（6 分）

	X=0	X=1
A-00	A-00/0	D-10/0
B-01	B-01/0	C-11/1
C-11	D-10/0	A-00/1
D-10	C-11/0	B-01/0

七. 一般同步逻辑电路的设计

1. 化简如下完全确定电路的状态表，得出最简状态表。（10）

某完全确定同步逻辑的初始状态表如下，求出最简状态表。（不作设计）

现状态	X=0	X=1
A	B/0	C/0
B	D/0	E/0
C	F/0	E/0
D	G/0	J/0
E	H/0	I/0
F	D/0	I/0
G	G/0	A/0
H	D/0	A/0
I	B/0	A/0
J	H/1	A/0

答案:


简化后的状态表

		X=0	X=1			X=0	X=1
(ACEI)	A	BFH	ACEI	A	B/0	A/0	
(BFH)	B	D	AE	B	D/0	A/0	
(G)	C	G	A	C	C/0	A/0	
(D)	D	G	J	D	C/0	E/0	
(J)	E	H	A	E	B/1	A/0	

2. 一般同步逻辑的设计步骤是（8）

（初始状态表，状态化简，状态分配（编码确定），求状态方程，求激励方程，电路，验证）。

3. 分析如下图的逻辑电路，画出状态图。（15）




4. 根据如下最简状态表，用 D-FF 实现它（20）

		X1X2			
Q3Q2Q1	现状态	00	01	11	10
000	A	A/0	B/0	D/0	C/0
001	B	B/0	A/0	F/1	D/0

010	C	C/0	D/0	B/0	A/0
011	D	D/0	C/0	E/1	B/0
100	E	A/0	B/0	D/0	C/0
110	F	C/0	D/0	B/0	A/0

答案:

- 1) 是 Mealy 型
- 2) $D1 = Q1 \oplus X2$
 $D2 = Q2 \oplus X1$
 $D3 = X1X2Q1/Q3 = Z$



3) 各输入信号应满足什么速度指标?

输入	指标
X1, X2	Tsu, Th,
CLK	Twh, Twl, Fmax

5. 按下述状态表，用 D-FF 实现它，列出状态方程和输出 Z 的表达式，该逻辑是 Mealy 型，还是 Moore 型？画出状态图。（15）

一个同步时序逻辑化简后的状态表以及状态编码为

现状态 (Q2..Q0)	下一状态		输出 Z
	X=0	X=1	
A (000)	A	B	0
B (001)	B	C	0
C (011)	D	D	1
D (010)	E	D	0
E (110)	E	F	0
F (100)	F	A	1

(答案:： 是 Moore 机

各级状态方程是:

Q0	X	Q2	Q1	Q0
0	1	1	1	0
0	0	1	0	0

0	0	-	-		1	1	-	-
0	0	-	-		0	1	-	-

$$Q2 = Q2.Q1 + Q2./X + Q1./Q0/X$$

$$Q1 = /Q2.Q1 + Q1./X + Q0.X$$

Q0X	Q2Q1	Q0	Z
0	0	0	0
1	0	0	0
1	0	-	-
1	0	-	-

$$Q0 = /Q1.Q0 + /Q2./Q1.X$$

$$Z = Q1.Q0 + Q2./Q1$$

6. 用任意可用方法化简如下同步逻辑的状态表，画出状态图（25）。

X=0	E/0	A/1	C/0	B/0	D/1	C/0	H/1	C/1
X=1	D/0	F/0	A/1	A/0	C/0	D/1	G/1	B/1
现状态	A	B	C	D	E	F	G	H

答案： A B C D E （闭合表）

(AD)	(BE)	(CF)	(G)	(H)
------	------	------	-----	-----

简化后的状态表

X=0	B/0	A/1	C/0	E/1	C/1
X=1	A/0	C/0	A/1	D/1	B/1
	A	B	C	D	E

7. 用分类法和隐含表法化简如下同步序列逻辑并画出最简状态表。（15 分）

现状态	下一状态	
	X=0	X=1
A	B/0	C/1
B	D/0	E/0
C	F/0	G/0
D	A/1	B/1
E	C/0	D/0
F	F/0	G/0
G	B/0	F/0

8. 化简如下状态表（10） 答案（ACFH）（B）（D）（E）（G）

	I	J
A	A/0	C/0
B	D/1	A/0
C	F/0	F/0
D	E/1	B/0

E	G/1	G/0
F	C/0	C/0
G	B/1	H/0
H	H/0	C/0

9. 化简如下状态表，a) 用目测法，b) 用隐含表法

	I	J	K
A	D/1	C/0	E/1
B	D/0	E/0	C/1
C	A/0	E/0	B/1
D	A/1	B/0	E/1
E	A/1	C/0	B/1

10.

11. 按如下状态表用 D-FF 设计，（15）

现状态 Q1Q2		X=0	X=1
00	A	A/0	B/0
01	B	A/0	C/0
11	C	A/0	D/1
10	D	A/0	D/0

12. 用下述状态表和状态值设计（D-FF 实现）（15）

现状态 Q1Q2		X=0	X=1
00	A	B/0	D/0
01	B	C/0	A/0
11	C	D/1	B/0
10	D	A/1	C/1

13. 用下述状态表和状态值设计（20）

现状态 Q1Q2		X=0	X=1
00	A	B/0	C/0
01	B	D/0	A/1
11	C	A/1	D/0
10	D	D/1	B/1

- 1) 用 D-FF 实现；
- 2) 用 JK-FF 实现；

--	--

3) 用 T-FF 实现。

14. 用下述状态表和状态值设计，用 JK-FF 实现 (15)

现状态

Q1Q2		X=0	X=1
00	A	A/0	B/0
01	B	C/0	B/1
11	C	C/1	D/0
10	D	D/0	A/0

解:

Q1Q2		X=0	X=1
00		00/0	01/0
01		11/0	01/1
11		11/1	10/0
10		10/0	00/0

X \ Q1Q2 $Q1 = Q2/X/Q1 + (/X + Q2)Q1$

0	1	1	1
0	0	1	0

所以, $J1 = Q2/X$, $K1 = X/Q2$

X \ Q1Q2 $Q2 = /Q2/X/Q1 + (/X + /Q1)Q2$

0	1	1	0
1	1	0	0

所以, $J2 = /Q1X$, $K2 = XQ1$

X \ Q1Q2 $Z = Q1Q2/X + /Q1Q2X$

0	0	1	0
0	1	0	0

15. 有简化后的状态表如下: 试用 D-FF 实现它。(15)

Q2Q1Q0	X=0	X=1
000 A	B/0	A/0
001 B	D/0	A/0
011 C	C/0	A/0
010 D	C/0	E/0
110 E	B/1	A/0

16. 说明状态等价和状态相容的性质的相同点和不同点 (6 分)

答: 它们都具有自反性和对称性, 但只有等价具有传递性, 相容则不具备。(每空 2 分)

17. 不完全确定电路的状态化简的最终状态的确定, 所选择的相容类应满足的条件是完整性 (能覆盖所有原始状态), 封闭性/一贯性 (所有现状态和下一状态都能归于某个相容类), 最小性 (用最小的相容类覆盖所有状态)。(5 分)

18. 化简如下确定电路的状态表。(必须画出闭合表, 在列出最简状态表)(15)

	I	J	K
--	---	---	---

A	D/1	C/0	E/1
B	D/0	E/0	C/1
C	A/0	E/0	B/1
D	A/1	B/0	E/1
E	A/1	C/0	B/1

答案：按输出和状态等价关系，可分为 3 个等价类：AD，BC，E（5）

闭合表（3）

	I	J	K
AD	AD	BC	E
BC	AD	E	BC
E	A	C	B

最终状态表 **A=AD, B=BC, C=E**（3）

	I	J	K
A	A/1	B/0	C/1
B	A/0	C/0	B/1
C	A/1	B/0	B/1

状态图（4 分）

19. 有一种时序逻辑，其某级 i 的功能表如下，（20）

/CLR /LD ENA	CLK	Qi	FUNCTION
0 X X	X	0	异步清零
1 0 X	↑	Di	同步装入
1 1 0	↑	Qi	保持（记忆）
1 1 1	↑	Fi	特定功能

答：①说出各个输入信号/CLR，/LD，EN，Di，Fi，CLK 的准确名称：（3 分）

/CLR-异步清零信号；

/LD—同步装入命令；

EN—使能信号，=1，某种功能使能，=0，不使能；

Fi—某种功能函数，以实现该部件的特定功能；

Di—并行装入信号，以给该级 F/F 以指定值；


CLK—触发器的时钟信号。

②说出上表每一行代表的器件功能，添于最后一列内；（2 分）

③写出这级触发器的状态方程；只给出同步部分如下：（3 分）

$$Q_i = LD \cdot D_i + /LD (EN \cdot F_i + /EN \cdot Q_i)$$

④画出逻辑图；（2 分）



⑤又问：（4分）

- 1) 若要实现二进增计数，Fi 的表达式是 $(Q_{i-1} \cdot Q_{i-2} \cdot \dots \cdot Q_1 \cdot Q_0) \oplus Q_i$
- 2) 若要实现二进减计数，Fi 的表达式是 $(\overline{Q_{i-1}} \cdot \overline{Q_{i-2}} \cdot \dots \cdot \overline{Q_1} \cdot \overline{Q_0}) \oplus Q_i$
- 3) 若要实现右移寄存器，Fi 的表达式 $Q_i = Q_{i-1}$
- 4) 若要实现左移寄存器，Fi 的表达式是 $Q_i = Q_{i+1}$

⑥为使逻辑可靠工作，输入信号/CLR，/LD，EN，Di，Fi，CLK 应满足的指标？（6分）

输入信号	Tsu	Th	Twh	Twl	Fmax
/CLR				√	
/LD	√	√			
EN	√	√			
Fi	√	√			
Di	√	√			
CLK			√	√	√


八. 可编程逻辑部件原理及硬件开发工具

1. 有 SOP + EEPROM 工艺的 PLD, 请用它实现下列函数, 画出其‘与阵’和‘或阵’的连接 (10 分)

$$F1 = 0$$

$$F2 = AC + BD + \overline{ABC}$$

$$F3 = 1$$




3. 有一 16*4bit ROM, 其外部接口信号如下, 其中,

A3—A0 是地址线, 选择 16 个地址单元之一, A3 是最高位;

/CS 是片选信号, /CS=低电平, 才能选中 ROM 单元;

/OE 是‘输出使能’输入, /OE=低电平, 且 /CS=低电平, 才能读出;

O3—O0 是读出的 4 位数据。



请用该 ROM 实现如下多输出组合逻辑, (10 分)

$$F1(ABCD) = \Sigma(0, 1, 2, 4, 8);$$

$$F2(ABCD) = \Sigma(1, 2, 3, 5, 7, 9, 10);$$


$$F3(ABCD) = \Sigma(1, 2, 4, 5, 6, 9, 10, 11, 13);$$

$$F4(ABCD) = \Sigma(0, 2, 6, 9, 11, 13, 15)。$$

要求: 1)画出逻辑图,

2)写出每一单元的内容。

答案:



地址 0: 1001=9 (从 03..00)	地址 1: 1110=E
地址 2: 1111=F	地址 3: 0100=4
地址 4: 1010=A	地址 5: 0110=6
地址 6: 0011=3	地址 7: 0100=4
地址 8: 1000=8	地址 9: 0111=7
地址 10: 0110=6	地址 11: 0011=3
地址 12: 0000=0	地址 13: 0011=3
地址 14: 0000=0	地址 15: 0001=1

5. 要用 ROM 实现 3*3 bit 乘法运算，若，操作数是无符号数，问：

- 1) 该 ROM 需多大容量_____。
- 2) 画出乘数 S[2..0]，被乘数 M[2..0]，和乘积 P[5..0]与 ROM 的连接图；
- 3) 写出各单元存储的内容。为了简化，只需给出十进地址单元：0，3，8，9，12，30 和 31 单元的内容即可。(10)

6. 要用 ROM 实现 3bit 与 3bit 无符号数的幅度比较，问

- 1) 需要多大容量的 ROM？
- 2) 若数一个数 A 是 A[2..0], B[2..0], 输出 GT 表示 A 大于 B, LT 表 A 小于 B, EQ 表示等于，画出与 ROM 的连接图；
- 3) 写出十进地址单元 0,3,8,9,12,30,31 的内容。

参考答案

1. $F1 = 1$


$$F2 = A/B + A/C + /CD$$

$$F3 = /B + C + /AD$$

2. $F1 = /A/C + BC + AC = /A/C + /AB + AC = (A+B+/C)(/A+C)$

$$F2 = A/C + /B/C + /ABC = (B+/C)(/A+/C)(A+/B+C)$$


3. $Q = B/Q + /BQ$




4. 这是一个 **12** 分频器。由 **Q0** 是 **2** 分频，**Q3** 是 **2** 分频。而 Q1, Q2 需要分析：它由 Q0 的上升沿驱动，按 0, 1, 2, 0 变化，是 3 分频。这样

Q0 0 1 0 1 0 1 0 1 0 1 0 1
Q1 0 1 1 0 0 0 0 1 1 0 0 0 0 1
Q2 0 0 0 1 1 0 0 0 0 1 1 0 0 0
Q3 0 0 0 1 1 1 1 1 1 0 0 0 0 0

状态转移图为



5. 以 Q2 为最高位的话，状态图是



6. 状态译码，

①	-	⑤	⑥
②	③	④	-

$$Y1 = /Q2/Q0$$

$$Y2 = /Q1Q0$$


$$Y3 = /Q2Q1$$

$$Y4 = Q2Q0$$

$$Y5 = Q1/Q0$$

$$Y6 = Q2/Q1$$

7.




8. 1) 否 2) 否 3) 是

9. 由 Q1,Q0 组成的电路,其状态方程如下,

$$Q_0^{n+1} = \overline{CLR} \bullet (LD \bullet D_0 + \overline{LD} \bullet (EN \oplus Q_0^n))$$
$$Q_1^{n+1} = \overline{CLR} \bullet (LD \bullet D_1 + \overline{LD} \bullet ((EN \bullet Q_0^n) \oplus Q_1^n))$$

1) 逻辑图



2) 功能表

CLRn	LD	EN	CLK	Q[1..0]	功能
L	X	X	↑	0	同步清零
H	H	X	↑	D[1..0]	并入
H	L	L	↑	Q[1..0]	保持
H	L	H	↑	Q+1	递增计数

3) 所以,

- CLRn** 是同步清零命令, 低有效;
- LD** 是并行装入命令, 高有效;
- EN** 是允许计数命令, 高有效.