

北京邮电大学

《数字电路与逻辑设计》期中考试试题

2012. 3. 24

班级	姓名	班内序号								
题号	一	二	三	四	五	六	七	八	九	总成绩
分数	20	10	10	10	10	10	10	10	10	

注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请在试卷的背后，否则不计成绩。

一、（每题 1 分，共 20 分）判断（填√或×）、选择（单项选择）题

（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）

- 组合逻辑电路中不存在记忆单元。（√）
- 晶体管的饱和越深，其对灌电流负载的驱动能力越强，但工作速度越慢。（√）
- TTL 门的某输入端通过 100KΩ 电阻接电源端时，可认为该输入是逻辑“1”。（√）
- 为了增加驱动能力，相同输入时的相同逻辑门输出可以互连在一起使用。（√）
- 当两个或两个以上输入信号同时变化，变化前后输出相同，而在输入信号变化时可能出现输出瞬间逻辑错误，称为静态逻辑冒险。（×）
- 正逻辑的或非门，对应负逻辑的与非门。（√）
- TTL 与非门的关门电平 V_{OFF} 越接近阈值电压 V_T ，其噪声容限越大。（√）
- 当 $i \neq j$ 时，必有两个最大项之积 $M_i \cdot M_j = 0$ 。（×）
- 用最简与或式表示一个函数时，其表达式可能不是唯一的。（√）
- 反相器的拉电流负载电阻过小时，主要对输出的高电平产生影响。（√）
- 逻辑项 $AB\bar{C}D$ 的相邻项有：C。

A. $\bar{A}BCD$ B. $\bar{A}BCD$ C. $ABC\bar{D}$ D. $\bar{A}\bar{B}CD$

- 判断下列两个函数式中，是否存在逻辑冒险。B。

$$Y_1(A,B,C) = A + \bar{B}C \quad Y_2(A,B,C) = \bar{A}\bar{B}C + \bar{A}BC$$

- 不存在，存在 B. 不存在，不存在 C. 存在，不存在 D. 存在，存在
- 通过适当连接和控制，可以实现数据双向传输的门电路是 D。

- 集电极开路输出的 TTL 门电路； B. 互补式输出的 TTL 门电路；
- ECL 门电路； D. 三态输出的门电路。

- 若某 TTL 门电路的输出端最大灌电流负载能力为 16mA，最大拉电流负载能力为 -12mA（流出输出端）。其输入端低电平的输入最大电流为 -1mA（流出输入端），输入端高电平时的输入最大电流为 0.1mA（流入输入端），该门电路的扇出系数为：A。

- 16 B. 120 C. 12 D. 160

- 图 1.1 中电路为 TTL 电路。不能实现对应逻辑功能的电路有 A。




图 1.1

- 逻辑函数为 $F(A,B,C,D) = \sum m(1,3,4,5,6,8,9,12,14)$ ，判断当输入变量 ABCD 分别从 0000→0110 及 0110→1100 时是否存在冒险：D。

- 不存在，存在 B. 存在，存在 C. 存在，不存在 D. 不存在，不存在

- 根据反演规则，函数 $F = A[\bar{B} + (\bar{C}D + \bar{E}G)]$ 的反函数 $\bar{F} = A$ 。

- $\bar{A} + B(C + \bar{D})(E + \bar{G})$ B. $A + \bar{B}C + \bar{D}E + \bar{G}$ C. $A + \bar{B}(\bar{C} + D)(\bar{E} + G)$

- 函数 $F(A,B,C) = A \oplus B$ 的标准最小项表达式为：C。

- $\sum m(2,3,4,5)$ B. $\sum m(2,3,6,7)$ C. $\sum m(0,1,6,7)$ D. $\sum m(0,1,4,5)$

- 函数 $F = AC + \bar{A}\bar{B}CD + ABC + \bar{C}D + ABD$ 的最简与或式为：B。

- $F = (A + B + \bar{C})(\bar{A} + D)(C + D)$ B. $F = AC + \bar{C}D$

- $F = ABC + \bar{A}D + \bar{C}D$

- ECL 逻辑门与 TTL 门相比，主要优点有：C。

- 抗干扰能力强 B. 功耗低 C. 工作速率快

答案汇总：

1	2	3	4	5	6	7	8	9	10
√	√	√	√	×	√	√	×	√	√
11	12	13	14	15	16	17	18	19	20
C	B	D	A	A	D	A	C	B	C

二、(共 10 分) 某器件的内部电路简图如图 2.1 所示。

(1), 说明当输入端 C 分别 0 和 1 时, 电路的输出 F 与输入 A、B 的逻辑关系。(2), 画出该器件的符号。





图 2.1

答案:

(1), 当 C=1 时, F=高阻 (3 分)

当 C=0 时, $F = \overline{AB}$ (3 分)



三、(10 分) 逻辑电路如图 3.1 所示。(1) 按照图示电路写出 F 的原始表达式;

(2) 将表达式简化为与或式, 并填入图 3.2 的卡诺图;(3) 写出用与或非门实现该函数的最简表达式;(4) 在图 3.3 中标明输入信号 (未用输入端不许悬空)。




图 3.1




图 3.2




图 3.3


答案:

(1)

$$F = \overline{ABC} \cdot \overline{B} \cdot \overline{ABD} \cdot \overline{ACD} \cdot \overline{D} \cdot \overline{ABD} \quad (2 \text{ 分})$$


(2)

$$F = \overline{AB} + \overline{B} \cdot \overline{C} \cdot \overline{D} + \overline{AD} + \overline{B} \cdot \overline{C} \cdot D \quad (2 \text{ 分})$$



$$(3) \quad F = \overline{B} \cdot \overline{D} + AC + ABD \quad (2 \text{ 分})$$

(4)



四、(10 分) 图 4.1 中, 已知 OC 门的输出晶体管截止时的漏电流为 $I_{OH}=200\mu A$, 导通时允许的最大负载电流为 $I_{OL(max)}=10mA$ (输出电压不大于 0.5V 时); 负载门 (与门及或门) 的低电平 (0.5V 时) 输入电流为 $I_{IL}=-1mA$, 高电平 (3V 时) 输入电流为 $I_{IH}=50\mu A$, $V_{cc}=5V$, 要求 OC 门的输出高电平 $V_{OH}=3.0V$, 输出低电平 $V_{OL}=0.5V$ 。求 R 的范围。




图 4.1

答案：输出高电平： $R \leq \frac{5-3}{0.2+0.2} = 5K\Omega$ (5分)

输出低电平： $R \geq \frac{5-0.5}{10-3mA} = 643\Omega$ (5分)

五. (10分) 用8选1数据选择器设计一个函数发生电路，实现

$F(A,B,C,D) = \prod_m(1,3,5,7,8,9,10,11)$ 。8选1数据选择器的输出逻辑函数式为：

$$W = D_0(A_2 \cdot A_1 \cdot A_0) + D_1(A_2 \cdot A_1 \cdot A_0) + D_2(A_2 \cdot A_1 \cdot A_0) + D_3(\overline{A_2} \cdot A_1 \cdot A_0) + D_4(A_2 \cdot \overline{A_1} \cdot \overline{A_0}) + D_5(A_2 \cdot \overline{A_1} \cdot A_0) + D_6(A_2 \cdot A_1 \cdot \overline{A_0}) + D_7(A_2 \cdot A_1 \cdot A_0)$$

(1)，将函数F填入卡诺图（图5.1），按照图5.2的地址要求圈出8个子图。

(2)，在引脚图（图5.2）中标明 D_0-D_7 的输入信号。




图 5.1





图 5.2

A B	00	01	11	10
C D	00	01	11	10
00	1	1	1	0
01	0	0	1	0
11	0	0	1	0
10	1	1	1	0

函数填入及子图正确 2分

数据端正确，各1分，共8分



六. (10分) 74LS155 是地址端公用的双数据分配器，功能表如表 6-1 所示，请附加最少的门实现如下两输出函数（在给出的图 6.1 上完成设计，A 为高位；）。

$$F_1(A,B,C) = A \cdot \overline{B} \cdot C + \overline{A} \cdot \overline{B} \cdot \overline{C} + B \cdot C$$

$$F_2(A,B,C) = \sum_m(0,1,2,3,5,6,7)$$

表 6-1 74LS155 功能表

1ST	A ₁	A ₀	1F ₀	1F ₁	1F ₂	1F ₃	2ST	A ₁	A ₀	2F ₀	2F ₁	2F ₂	2F ₃
0	φ	φ	1	1	1	1	1	φ	φ	1	1	1	1
1	0	0	1D	1	1	1	0	0	0	2D	1	1	1
1	0	1	1	1D	1	1	0	0	1	1	2D	1	1
1	1	0	1	1	1D	1	0	1	0	1	1	2D	1
1	1	1	1	1	1	1D	0	1	1	1	1	1	2D






图 6.1




输入端 3 分, F2, 3 分, F1, 4 分

七、(10 分) 试用两片 4 位数比较器 74LS85 组成三个数的判断电路。要求能够判别三个 4 位二进制数 $A(a_3a_2a_1a_0)$ 、 $B(b_3b_2b_1b_0)$ 、 $C(c_3c_2c_1c_0)$ 相等 (输出 $F_1=0$, $F_2=1$) 及 A 最大 (输出 $F_1=1$, $F_2=0$)。在图 7.1 上完成设计, 可附加与门。(芯片 74LS85 的 3 个输出端, 分别表示在 $A>B$ 时 $Y_{A>B}=1$; $A=B$ 时 $Y_{A=B}=1$; $A<B$ 时 $Y_{A<B}=1$)。



答案: 评分: 3 个输入各 2 分, 2 个输出各 2 分




八、(10 分) 用或非门实现函数 $F(A,B,C,D) = \overline{AC} + \overline{A} \cdot \overline{B}D + \overline{ACD}$, 要求没有逻辑冒险。(1), 将函数填入图 8.1 的卡诺图; (2), 画出逻辑电路。

AB \ CD	00	01	11	10
00				
01				
11				
10				

图 8.1

答案: 6 分+4 分



九、应用问题简答:

已知供电电压为 5V 的 74S 系列器件的 $I_{OH}=-1mA$, $I_{OL}=20mA$, 74LS 系列器件的 $I_{OH}=-0.4mA$, $I_{OL}=8mA$ 。




图 9.1

1. 现需驱动一个发光二极管 (正向压降为 1.5V), 要求发光时的电流 $I_{LED}=10mA$ 。

- (1) 应使用 74S 系列还是 74LS 系列器件? 74S 系列 (2 分)
- (2) 应使用图 9.1 (a) 电路还是 (b) 电路? (b) 电路 (2 分)
- (3) 简述图中 R 的作用。限流 (2 分)

2. 若需驱动一个 5V 继电器, 继电器的电流为 $I_J=5mA$ 。(图中 D 的作用是抑制自感生的高电压, 起到保护器件的作用)。

- (1) 可以选择哪个系列的器件? 74S 或 74LS (2 分)
- (2) 应使用图 9.1 (c) 电路还是 (d) 电路? (d) 电路 (2 分)

北京邮电大学

《数字电路与逻辑设计》期中考试试题

2009.3.28

题号	一	二	三	四	五	六	七	八	九	总成绩
分数	28	10	5	7	10	10	10	10	10	

注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。

一、（每题2分，共28分）填空、选择（单选或多项选择）题

请先在本试卷上答题之后，将全部答案（选择题只写英文字母）汇总到本题末尾的表格中。


1、如果把门电路的输入、输出电压的高电平赋值为逻辑1，低电平赋值为逻辑0，这种逻辑关系称为正逻辑（正、负）。

2、CMOS逻辑门具有功耗小，抗干扰能力强，稳定性高等优点。

3、十进制数58对应的等值二进制数是111110。


A. (101011)₂ B. (111010)₂ C. (110011)₂ D. (100010)₂

4、图一中与非门为74系列，二极管为理想二极管，图中电阻的单位为欧姆，写出输出F的表达式： $F = \overline{A}B$ 。



图一

5、图二中电路为TTL电路。判断这些电路能否实现输出逻辑功能，能实现对应逻辑功能的电路有AB。



图二

6、功能冒险由函数的逻辑功能决定，逻辑函数为

$F(A,B,C,D) = \sum(1,3,4,5,6,8,9,12,14)$ ，判断当输入变量ABCD分别从：

(1) 0110→1100，(2) 1111→1010时是否存在冒险：不存在，存在。

A. 不存在，存在 B. 存在，存在 C. 存在，不存在 D. 不存在，不存在

7、函数 $F(A,B) = \overline{AB}$ 的最大项表达式为 $\Pi(0,1)$ 。

8、运用逻辑代数的反演规则，函数 $F = A[\overline{B} + (\overline{CD} + \overline{EG})]$ 的反函数 $\overline{F} =$ $\overline{A} + B(C + D)(E + G)$ 。

A. $\overline{A} + B(C + D)(E + G)$ B. $A + \overline{BC} + \overline{DE} + \overline{G}$ C. $A + \overline{B}(\overline{C} + D)(\overline{E} + G)$

9、函数 $F(A,B,C) = A \oplus B$ 的标准积之和（最小项）式为： $\sum(0,1,6,7)$ 。

A. $\sum(0,1,6,7)$ B. $\sum(2,3,6,7)$ C. $\sum(2,3,4,5)$

10、下列叙述中错误的有：BC。

- A. 逻辑函数的标准最小项表达式具有唯一性；
- B. 逻辑函数可简化为唯一的最简与或式；
- C. 任意两不同的最小项之和恒等于1；

11、函数 $F = (A + B + \overline{C})(\overline{A} + D)(C + D)(B + D + E)$ 的最简与或式为： $F = (A + B + \overline{C})(\overline{A} + D)(C + D)$ 。

A. $F = (A + B + \overline{C})(\overline{A} + D)(C + D)$ B. $F = (A + B + C)(\overline{A} + D)$

C. $F = ABC + \overline{AD} + CD$

12. ECL 逻辑门器件的主要性能特点有：_____。

A. 开关工作速率快 B. 功耗较低 C. 抗干扰能力强 D. 传输延迟 (t_{pd}) 小。


13. 下列说法中正确的是_____。

- A. 两个 ECL 门电路输出端并联可以实现线或逻辑功能。
- B. 两个 OD 门电路输出端并联可以实现线或的逻辑功能。
- C. 两个三态门电路输出端并联可以实现线或的逻辑功能。
- D. 两个 OC 门电路输出端并联可以实现线或的逻辑功能。

14. TTL 与非门的关门电平 V_{off} 越接近阈值电压 V_T ，它的噪声容限越_____。


二、(共 10 分) 器件逻辑功能分析

1. (5 分) 写出图三中 W、X、Y、Z 各点与输入 A、B 间的逻辑关系：_____。



图三


2. (5 分) 数字电路的内部电路简图如图四所示。分别写出 M、N、Y 点与输入 A、B、C、D 之间的逻辑表达式。



图四

三、(5 分) 已知 TTL 门的参数为 $I_{M1}=20\mu A$, $I_{M2}=0.4mA$, $I_{M3}=0.5mA$, $I_{M4}=8mA$,


试确定如图五所示连接的或非门能驱动多少个与非门。



图五

四、(7 分) 试计算如图六所示电路中负载电阻 R_L 的取值范围。已知 G_1 、 G_2 为 OC 门，输出高电平时的漏电流为 $I_{LH}=200\mu A$ ，输出低电平时允许的最大负载电流为 $I_{Lmax}=16mA$ ； G_3 、 G_4 、 G_5 均为 TTL 或非门，它们的低电平输入电流为 $I_{L1}=1mA$ ，高电平输入电流为 $I_{M1}=40\mu A$ ； $V_{CC}'=5V$ 。要求 OC 门输出的高电平 $V_{OH} \geq 3.0V$ 低电平 $V_{OL} \leq 0.4V$ 。

$$\frac{2V}{16} = \frac{4V}{16}$$




图六

五、(10分)组合逻辑函数简化及设计


组合电路如图七所示，

- (1) 根据逻辑图，写出逻辑表达式。
- (2) 将逻辑表达式简化为最简与或式。
- (3) 用或非门实现该逻辑电路，画出逻辑图。



图七


六、(10分)记忆单元电路分析，写出图八所示电路的状态方程，并列出其激励




图八

表，画出状态转移图。

七、(10分)某记忆元件的控制(G)和输出(Q)的波形如图九所示，试对其输出现象进行分析，说明其成因，解释 t_{pd} 的含义，并列出可能存在这种现象的记忆元件的名称。




八、(10分)分析图十所示电路，根据电路结构填写功能表(直接填入表三)，并说明其逻辑功能。



图十

表三 功能表

A_1A_0	$X_0X_1X_2X_3$	F
00	$X_0X_1X_2X_3$	
01	$X_0X_1X_2X_3$	
10	$X_0X_1X_2X_3$	
11	$X_0X_1X_2X_3$	



图十一

九、(10分) 试用一片四位二进制全加器 T692 (图十一所示) 将余 3 码转换成 8421BCD 码。在图十一上作适当连接和标注。余 3 码如表四所示。

表四 余 3 码和 8421BCD 码

十进制数	余 3 码 (DCBA)	8421BCD 码 (8421)
0	0011	0000
1	0100	0001
2	0101	0010
3	0110	0011
4	0111	0100
5	1000	0101
6	1001	0110
7	1010	0111
8	1011	1000
9	1100	1001

北京邮电大学 2008 - 2009 学年第二学期

《数字电路与逻辑设计》试题答案 (B 卷)

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。								
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。								
	三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。								
	四、学生必须将答题内容做在试卷上，草稿纸上一律无效。地方不够时做在背面，并在前面标明。								
	考 试 课 程	数字电路与逻辑设计			考试时间		2009 年 5 月 16 日		
题 号	一	二	三	四	五	六	七	八	总分
满 分	30	10	6	8	12	10	12	12	100
得 分									
阅 卷 教 师									

一. 填空、选择题 (30 分, 每空 2 分)

(1), 基本 RS 触发器的特征方程是 $Q^{n+1} = S + \bar{R}Q^n$, 约束

条件为 $R \cdot S = 0$, 或 $\bar{R} + \bar{S} = 1$ 。

(2), 一个 4 位扭环形计数器, 设初态 $Q_3Q_2Q_1Q_0 = 0001$, 则经过 4 个脉冲后, 输出 $Q_3Q_2Q_1Q_0 = 1110$ 。

(3), 对于 N 位环形计数器, 其不使用的状态为: $2^N - N$ 个。

(4), 若 M 序列发生器的反馈函数为 $Q_2 \oplus Q_1$, (其中 $M=7$, 触发器反馈输入端为 Q_0), 产生的序列为 1110010。

(5), 在对时序电路状态编码时, 应优先考虑 行 相邻,

其次为 列 相邻, 最后是 输出 相邻。 9

(6), ROM 的 或 阵列可为可编程, 与 阵列固定。

(7), 如果 ROM 的地址线为 8 条, 字长为 8 位, 则其存储容量为: 256×8 。

(8), 若采用偶校验方式, 信息码为 1100101 时的监督码元 (校验码) 应为 0。

(9), 函数 $F(A, B) = A \oplus B \oplus 1$, 其最小项之和形式为 $AB + \bar{A}\bar{B}$ 。

(10), 函数数 $F = (A + B + \bar{C})(\bar{A} + D)(C + D)(B + D)$ 的最简或与式为: A。

A. $F = (A + B + \bar{C})(\bar{A} + D)(C + D)$

B. $F = (A + B + \bar{C})(\bar{A} + D)$

C. $F = ABC + \bar{A}D + CD$

D. $F = ABC + \bar{A}CD + BCD$

(11), 在进行异步时序电路的分析时, 由于各个触发器的时钟信号不同, 因此应该把时钟信号引入触发器的特征方程, 对于 D 触发器, 正确的是: A。

A. $Q^{n+1} = D \cdot CP + Q^n \cdot \bar{CP}$; B. $Q^{n+1} = D \cdot CP$;

C. $Q^{n+1} = D + CP$; D. $Q^{n+1} = D$

二. 判断题: 正确用 $\checkmark$, 错用 X (10 分, 每空 1 分)

(1) 仅由逻辑门构成的电路一定是组合逻辑电路。 (X)

(2) 输入按循环码变化的函数发生器不会产生逻辑冒险。 ($\checkmark$)

(3) 为了增加驱动能力, 相同输入时的相同逻辑门输出可以互

流 I_{IL} (定义电流正方向流入器件)。(2 分)

10

连在一起使用。(√)

(4) OC 门的输出相互连接并接上拉电阻后, 实现“线与”功能。

(✓)

(5) 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的状态。(☒)

(6) 4 个触发器不一定能够构成长度为 8 的移位型序列信号发生器。(☒)

(7) 同步与异步时序逻辑电路的主要区别是，同步电路使用统一的时钟信号。(☒)

(8) 异步计数器与同步计数器比较, 异步计数器的主要优点之一是工作速度高。(X)

(9) 用环形计数器构成脉冲分配器时, 译码电路最简单。

(✓)

(10) TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。(X)

三、逻辑器件分析 (6 分)

某半导体逻辑器件的内部电路如图 3-1。已知 PN 结的正向压降为 0.7V ，晶体管的正向放大系数 $\beta_F=100$ ，反向放大系数

$\beta_R \approx 0$, $V_{CC}=5V$, 其他参数按理想器件考虑。

1. 写出 F 与 A、B 之间的逻辑关系。(2 分)
2. 计算在 A、B 并联作为输入时, 输入电压为 3V 时的输入总电流 I_{IH} (定义电流正方向流入器件)。(2 分)
3. 计算在 A、B 并联作为输入时, 输入电压为 0V 时的输入总电




图 3-1

答案: (1) $F = \overline{A + B}$ (2 分)

(2) $I_{IH}=0\text{mA}$ (2 分)

(3) $I_{IL} = -2\text{mA}$ (2 分)

四. 组合电路分析、设计 (8 分)

逻辑电路见图 4-1, 输入变量为 A、B、C、D, 输出端为 F。要求:

- (1) 根据逻辑图写出输出 F 的表达式。(4 分)
- (2) 简化该电路, 写出最简表达式。(2 分)
- (3) 用最少逻辑门 (不限种类, 允许有反变量输入) 实现上述逻辑函数, 画出逻辑图。(2 分)




图 4-1

答案:


(1)、(4分, 写出表达式即可)

$$F = \overline{AD} \cdot \overline{BD} \cdot \overline{BD} \cdot \overline{BC} \cdot \overline{D}$$

(2) (2分, 简化后形式可为如下两种)

$$\begin{aligned} F &= \overline{AD} \cdot \overline{BD} \cdot \overline{BD} \cdot \overline{BC} \cdot \overline{D} = (\overline{A} + D)(\overline{B} + D) + (\overline{B} + D)(\overline{B} + \overline{C}) + D \\ &= \overline{B} + D \\ &= \overline{BD} \end{aligned}$$

(3) (2分)



五. 同步时序电路设计 (12分)


用 JK 下降沿触发器构成能够自启动的 5 进制同步计数器, 已知状态转移过程的编码为: 110 → 011 → 100 → 001 → 101 → 110。

- (1) 写出该触发器的状态方程 (3分)、激励方程 (3分)
- (2) 画出该计数器的状态转移图 (3分) 和逻辑图 (3分) (触发器输入可提供多输入相与功能, 若需要外接逻辑门时, 使用与非门)。


答案:

$$\text{状态方程: } \begin{cases} Q_2^{n+1} = \overline{Q_2^n} + Q_0^n \cdot \overline{Q_1^n} \\ Q_1^{n+1} = \overline{Q_0^n} \cdot \overline{Q_2^n} \cdot \overline{Q_1^n} + Q_1^n \cdot Q_2^n \\ Q_0^{n+1} = \overline{Q_0^n} + \overline{Q_2^n} \cdot \overline{Q_1^n} \cdot Q_0^n \end{cases} \quad (3 \text{ 分, 有错酌情扣分})$$

$$\text{激励方程: } \begin{cases} J_2 = 1; & K_2 = \overline{Q_0^n} \\ J_1 = Q_0^n \cdot \overline{Q_2^n}; & K_1 = \overline{Q_2^n} \\ J_0 = 1; & K_0 = \overline{Q_2^n} \cdot \overline{Q_1^n} \end{cases} \quad (3 \text{ 分, 有错酌情扣分})$$



(3分, 有错酌情扣分)



(3分, 有错酌情扣分)

六. 中规模时序电路分析设计 (10分)

74LS169 是 4 位二进制可逆计数器, 功能表见表 6-1 所示。

74LS169 的进位和借位输出为 $\overline{RCO}$, 当加计数状态为 1111 时,

或减计数达到 0000 状态, $\overline{RCO}$ 端输出宽度为一个时钟周期的负

脉冲。图 6-1 为 74LS169 构成的计数器。问:

1. 说明该计数器为几进制计数器?
2. 如果要求计数器的模值 $M=116$, 预置值该如何设置?

表 6-1 74LS169 的功能表

$\overline{ENP} + \overline{ENT}$	$U/\overline{D}$	$\overline{LOAD}$	CLK	$Q_D Q_C Q_B Q_A$
1	ϕ	1	ϕ	保持原状态
0	ϕ	0	$\uparrow$	预置
0	1	1	$\uparrow$	加计数




图 6-1

答案：


- (1) 101 (6 分，答案错，但中间分析正确可酌情给分)
- (2) 片 1 (DCBA) 为 1100，片 2 (DCBA) 为 1000
(两个预置值各 2 分，部分有错，酌情扣分)

七. 状态机及状态简化 (12 分)

(1), (6 分) 设计一个时序电路，比较两个串行输入信号 X_1 和 X_0 ，当连续两次或两此以上输入信号 X_1 和 X_0 不一致时，输出信号是 $Z=1$ ，其余情况输出 $Z=0$ 。画出其原始状态图。

答案：设 A 状态为初始状态，B 状态为检测到第一个 01 或 10 并记忆。

原始状态图：



(6 分，若非如图的最简形式，但答案正确，不扣分。例如在 A 状态下，将 01, 10 输入分别设置下一状态等)

(2), (6 分) 对原始状态表 (表 7-1) 进行简化

表 7-1 原始状态表

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	C	A	0	1
C	B	D	0	1
D	D	C	0	0

答案：

做隐含表：

B	X		
C	X	AD BC	
D	AD BC	X	X
	A	B	C

AD 及 BC 可合并。简化后的状态表为：

S^n	S^{n+1}		Z	
	$X=0$	$X=1$	$X=0$	$X=1$
A	A	B	0	0
B	B	A	0	1

(6 分，隐含表，3 分，有错酌情扣分。简化后的状态表，3 分。)

八. 综合电路分析 (12 分)

由四位二进制计数器 74LS163 (功能表见表 8-1)、二-四线译码器 74LS139 (功能表见表 8-2)、三态传输门 74LS125 组成的序列信号发生器如图 8-1 所示，分析该电路

(1) 计数器的模 $M=?$ (4 分)

(2) 画出所使用状态的状态转移图。(4 分)

(3) 写出由输出端 F 输出的序列信号 (设计数器的初始状态为 0110)。(4 分)

表 8-1 74LS163 功能表

P.T	$\overline{LD}$	CP	$\overline{R_D}$	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	d	c	b	a	d	c	b	a
1	1	1	1	0	0	0	0	四位二进制加计数			

0	1	$\emptyset$	1	$\emptyset$	$\emptyset$	$\emptyset$	$\emptyset$	保持原状态
---	---	-------------	---	-------------	-------------	-------------	-------------	-------

学五复印店

13

表 8-2 74LS139 功能表

输入端			输出端			
$\overline{G}$	B	A	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	$\emptyset$	$\emptyset$	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0





图 8-1

答案:

(1) $M=6$ (4 分, 答案错, 但有中间分析过程, 酌情给分)

(2) (4 分, 部分状态正确, 酌情给分)



(3) 101111, 101111, (4 分, 部分序列正确, 酌情给分)

北京邮电大学 2007—2008 学年第二学期

《数字系统与逻辑设计》期中考试试题

班级 _____ 姓名 _____ 班内序号 _____

考试注意事
项
一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在专用答题纸上，做在试卷、草稿纸上一律无效。

考试课程				考试时间		年 月 日			
题号	一	二	三	四	五	六	七	八	总分
满分	20	20	18	10	7	15	10		
得分									
阅卷教师									

一、填空 (2分/空, 共 20 分)

- $(18.625)_{10} = (10010.101)_2 = (12.A)_{16}$
- 一个 n 个变量的逻辑函数，有 2^n 个最小项。
- 任何实际逻辑问题都可以用 与、或 和 非 的组合来实现。
- 常用的逻辑函数表示方法有 真值表法、逻辑式法、逻辑图法 和 卡诺图法。

二、单项选择题 (2分/题, 共 20 分)

- 下列说法中正确的是 B。
A、逻辑函数的表达式是唯一的。
B、逻辑函数的最小项之和的标准形式是唯一的。
C、逻辑函数的逻辑电路图是唯一的。
D、逻辑函数的最简表达式是唯一的。

2. 根据表 1 所给参数，下列说法中正确的是 _____。

表 1

系列 参数	TTL 74 系列	TTL 74LS 系列	CMOS* 4000 系列	高速 CMOS 74HC 系列
$V_{OH(min)}$ /V	2.4	2.7	4.6	4.4
$V_{OL(max)}$ /V	0.4	0.5	0.05	0.1
$I_{OH(max)}$ /mA	-0.4	-0.4	-0.51	-4
$I_{OL(max)}$ /mA	16	8	0.51	4
$V_{IH(min)}$ /V	2	2	3.5	3.5
$V_{IL(max)}$ /V	0.8	0.8	1.5	1
$I_{IH(max)}$ /nA	40	20	0.1	0.1
$I_{IL(max)}$ /mA	-1.6	-0.4	-0.1×10^{-3}	-0.1×10^{-3}

注：*是 CMOS4000 系列在 $V_{DD}=5V$ 时的参数。

- 用 TTL74 系列的门电路可以直接驱动 CMOS4000 系列的门电路。
- 用 TTL74LS 系列的门电路驱动 CMOS74HC 系列的门电路时需要解决电流驱动能力问题。
- 用高速 CMOS74HC 系列的门电路驱动 TTL74LS 系列的门电路时需要解决电平匹配的问题。
- CMOS4000 系列的一个门电路最多只能直接驱动 1 个 TTL74LS 系列的门电路。

逻辑电
驱动能力

3. 消除静态功能冒险的方法是


- A. 加冗余项 不能实现 B. 修改设计
C. 将函数的表达式取反 D. 引入选通脉冲

4. 四变量逻辑函数中，最小项 m_3 的逻辑相邻项是


- A 0011
A. m_{11} B. m_0 C. m_4 D. m_5

1011 0000 0100 0101

下列 74 系列 TTL 电路中输出状态为高电平的是



6. 下面电路的逻辑表达式为



A. $F = A \odot B$

C. $F = A \oplus B$

$\overline{A+B} = \overline{A} \cdot \overline{B}$
 $(\overline{A+B})(\overline{A+B})$
 $\overline{A+B} + \overline{A+B}$

B. $F = AB$

D. $F = A+B$

7. 组合逻辑电路通常由 门电路 构成。

- A. 门电路和反馈线
B. 门电路
C. 门电路和触发器 不能实现
D. 门电路和记忆存储单元

8. 函数 $F = \overline{AB} + C + \overline{BC} + A$ 的对偶函数为

A. $F^* = (A+B)C + \overline{BC}A$

B. $F^* = (A+B)C(\overline{BC}A)$

C. $F^* = \overline{A+B} \cdot \overline{BC} \cdot \overline{BC}A$

D. $F^* = (A+B)C \cdot \overline{B+C} \cdot A$

AB \ CD	00	01	11	10
00				
01				
11				
10				

9. 逻辑函数 $F(A,B,C,D) = \sum(2,3,5,6,7,9,10,12,13,14)$, 判断当输入变量 ABCD 分别从 0110 $\rightarrow$ 1111 和 1100 $\rightarrow$ 1010 变化时, 是否存在静态功能冒险。

- A. 不存在, 存在
B. 存在, 存在
C. 存在, 不存在
D. 不存在, 不存在

10. 下的列说法正确的是

- A. 两个 ECL 门电路输出端并联可以实现线与的逻辑功能。
B. 两个 OD 门电路输出端并联可以实现线与的逻辑功能。
C. 两个三态门电路输出端并联可以实现线与的逻辑功能。不能
D. 两个 OC 门电路输出端并联可以实现线与的逻辑功能。

$$= \underbrace{AB + BD}_{+AC} + \underbrace{AC + BC}_{-} + \underbrace{BC + BD}_{-}$$


将最小项填入卡诺图中相应格中,以1填入

并化简

	00	01	11	10
00	0	1	ϕ	ϕ
01	0	1	1	ϕ
11	0	0	1	0
10	0	1	1	ϕ

$$\therefore F(A, B, C, D) = B \cdot (A + \bar{C} + \bar{D})$$

逻辑关系, 试确定电路中电阻 R 的取值范围。(10 分)



1) 与非门输出高电平时有图 1 $I_{IH} = 20\mu A$


$$\therefore V_{OH} - I_{ZH} \cdot R \geq V_{ZHmin} \quad \text{①} \quad R \leq \frac{1.2}{20 \times 10^{-6}} = 6 \times 10^4 \Omega$$

2) 与非门输出低电平时有 $Z_{LS} = 1.0 \text{mA}$

$$V_{OL} + Z_{2S} \cdot R \leq V_{Lmax} \quad (2) \quad R \leq \frac{0.3}{1 \times 10^{-3}} = 300 \Omega$$

∴ ① ② 可得 $R \leq 300 \Omega$

驱动多少个与非门。(7分)



$$\therefore 3n \cdot 20 \times 10^{-6} \leq 1 \times 10^{-3} A \quad \text{图 2}$$

$$6n \times 10^{-5} \leq 1 \times 10^{-3}$$

$$n \leq \frac{100}{b}$$

$\therefore n$ 取 16 (最大)

图 2

2) 当或非门输出低电平时

$$2 \times 20 \angle \geq n \cdot 12 \angle$$

$$\therefore 16 \geq 0.4n$$

$$n \leq 40$$

$\therefore n$ 最大取 16

六、用红黄绿三个指示灯指示三台设备的工作情况：绿灯亮表示全部正常，黄灯亮表示有一台不正常，红灯亮表示有两台不正常，三台都不正常时，红、黄灯全亮。请作出此控制电路的真值表，写出逻辑表达式，并用3线-8线译码器 74LS138 和最少的附加逻辑门实现该电路。已知

74LS138 的功能表如表 2 所示，引脚图如图 3 所示。(15 分)


分别用 G, Y, R 表示绿、黄、红灯工作情况
1 表示亮，0 表示不亮

X_1, X_2, X_3 表示三台机器工作情况
1 表示正常，0 表示不正常
其真值表如下所示

X_1	X_2	X_3	G	Y	R
0	0	0	1	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	0	0	1
1	0	0	0	1	0
1	0	1	0	0	1
1	1	0	0	0	1
1	1	1	0	1	1

S_1	S_2	S_3	A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	x	x	x	x	x	1	1	1	1	1	1	1	1
x	1	x	x	x	x	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	1	0

图 3:



若用最少的附加逻辑门
则设定各灯 0 表示亮
1 表示灭，非门可不用
与非门改为与门

七、请只用一片双四选一数据选择器 74LS153 和反相器（不得附加其它电路）实现一位二进制全减器电路。要求：填写全减器真值表，画出电路连接图。已知四选一数据选择器的功能表如表 3 所示，引脚如图 4 所示。(10 分)

表 3 四选一数据选择器的功能表

$\bar{S}$	A_1	A_2	$D_3 \sim D_1$	Y
1	Φ	Φ	Φ	0
0	0	0	$D_3 \sim D_1$	D_0
0	0	1	$D_3 \sim D_1$	D_1
0	1	0	$D_3 \sim D_1$	D_2
0	1	1	$D_3 \sim D_1$	D_3

$$S = \bar{A} \oplus B \oplus C_i \quad C_{i+1} = (\bar{A} \oplus B) C_i + A \bar{B}$$

全减器真值表

被减数	减数	低位借位	差	向高位借位
A	B	C	S	CO
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1




图 4

《数字系统与逻辑设计》2008 期中试卷

班级 06012 学号 062103 姓名 高太吉 成绩

题号	1	2	3	4	5	6	7	8	9	总计
满分	25	22	10	5	5	6	7	10	10	100
得分										87

1. 填空题 (共 25 分)

- 表述组合逻辑函数的方法有 真值表法、曲线图法、表达式法、逻辑图法。(4分)
- 一个 n 变量的逻辑函数, 有 2^n 个最小项, 函数可表示为 最小项之和。(1分)
- 负逻辑是指: 逻辑电路的输入、输出信号的高电平是 0, 低电平是 1 的逻辑。(1分)
- 正逻辑的或门是负逻辑的 与非门, 正逻辑的与非门是负逻辑的 或门。(1分)
- 当一组逻辑变量中有奇数个 1 时, 这些变量的 异或 输出是 1; 当它们中有偶数个 1 时, 它们的 异或 输出是 0。(选“异或”或“同或”)(2分)
- 组合逻辑中偏 1 型逻辑冒险的函数形式是 $\Sigma m(1, 3, 5, 7)$ 偏 0 型逻辑冒险的函数形式是 $\Sigma m(0, 2, 4, 6)$ 。(1分)
- SR 锁存器和 JSR 锁存器的状态方程都是 $Q^{n+1} = S + \bar{R}Q^n$ 它们的约束条件, 前者是 $RS=0$, 后者是 $\bar{R}+\bar{S}=1$ 。(2分)
- 要使 D 锁存器的输出从 0 变成 1, 必须使 $D=$ 1, 且 $G=$ 1X。(1分)
- 要使沿 D 触发器的输出从 0 变成 1, 必须使 $D=$ 1, 且 $CK=$ 1X。(1分)
- 多输入组合逻辑的输出存在 竞争 现象, 要克服它, 最有效的办法是 加缓冲器。(1分)
- 多输出组合逻辑化简的目的是使 整个电路逻辑达到最简。(1分)
- D 锁存器的状态方程是 $Q^{n+1} = DG + \bar{G}Q^n$ 。(1分)
- 门控 SR 锁存器的状态方程是 $Q^{n+1} = SG + \bar{R}Q^n$ 。(2分)
- JK-FF 的状态方程是 $Q^{n+1} = JQ^n + \bar{K}\bar{Q}^n$ 。(1分)
- 图 E1-15 的 D-FF 的状态方程 $Q^{n+1} = D$ 的存在条件是 $K=1, J=1$ 。(2分)
- 图 E1-16 电路的表达式是: (3分)

$$F1 = A \oplus B$$

$$F2 = A \oplus B$$

$$F3 = AB + \bar{A}\bar{B}$$

电路功能是 同或、比较器

图 E1-16

- 沿 T 触发器在 1) 没有时钟有效沿且 2) 直接置位、清零输入无效时的 $Q=$ X。(1分)

2. 选择题 (共 22 分) 并将选择结果填入表内。

题号	1	2	3	4	5	6	7	8	9	10	11
正确的	B	BX	C	BC	BX	B	CD	CX	ACD	D	C

- 表述如下真值表的函数 $F(A, B, C)$ 是 BD。(2分)

AB	01	11	10
C	1	0	1
0	1	1	1

- $F(A, B, C) = \Sigma m(1, 2, 4) + \Sigma d(7)$
- $F(A, B, C) = \Sigma m(0, 3, 5, 6) + \Sigma d(7)$
- $F(A, B, C) = \Sigma m(0, 3, 5, 6, 7)$
- $F(A, B, C) = \Pi M(1, 2, 4) \Pi d(7)$

- 多个 ECL 逻辑门的输出端直接连接在一起可以实现 B。(2分)

- 与逻辑
- 或逻辑
- 无法确定
- 不能正常工作

- 逻辑门电路的灌电流和拉电流的流向是 C。(2分)
A. 流出, 流进; B. 流进, 流进; C. 流进, 流出; D. 流出, 流出。

- 下列表达式中, 只有 BC 可使 $F = AB + CD = 0$ 。(2分)

- ABCD 全是 0;
- AB 同时为 1;
- ABCD 全是 1;
- 任一输入为 1, 其余是 0。

- 下述表达式中, 正确的是 D。(2分)

- $\overline{ABC} = \bar{A} \bar{B} \bar{C}$;
- $\overline{A \oplus B} = A \odot B$

- $AB + BC + CD = (A+B)(B+C)(C+D)$
- $A \odot B = \bar{A} \oplus B$

- 一组 4 比特码输入 ABCD 的奇校验位 P 的生成表达式是 B。(2分)

- $A+B+C+D$
- $A \oplus B \oplus C \oplus D \oplus 1$
- $ABCD+1$
- $A \oplus B \oplus C \oplus D \oplus 0$




图 E2-8

- 函数 $F = AB + \bar{C}D$ 的反函数是 CD。(2分)

- $\bar{F} = \bar{A} + \bar{C}D$
- $\bar{F} = A + \bar{B}C + D$
- $\bar{F} = (\bar{A} + \bar{B})(C + D)$
- $\bar{F} = \bar{A} \bar{B} \bar{C} D$

- 在图 E2-8 的电路中, 其最简表达式是 C。(2分)

- $F = AB + \bar{C}B + BC$
- $F(A, B, C) = \Sigma m(2, 3, 6, 7)$
- $F = B$

- 和最小项 $\bar{A}BCD$ 相邻的最小项是 ACD。(2分)

- $\bar{A}BCD$
- $\bar{A}BCD$
- $ABCD$
- $\bar{A}BCD$




图 E2-11

- 从 JK 触发器转换到 RS 触发器, JK 触发器的输入为 C。(2分)

- $J = \bar{S}, K = \bar{S}R$
- $J = \bar{S}R, K = S$
- $J = S, K = \bar{S}R$
- $J = S, K = \bar{S}R$

- 图 E2-11 的电路的输出函数 $F(B, A)$ 是 C。(2分)

- $F = \Sigma m(0, 2)$
- $F = \Sigma m(1, 3)$
- $F = \Sigma m(0, 1)$
- $F = \Sigma m(1, 2)$

- 如图 E3 所示, 已知输入 v_i 的波形, 试画出输出 v_o 的波形 (假设触发器的初始状态为 0)。(10分)






图 E3

(2)



4. 对沿触发 JK-FF, 用波形说明建立保持时间 T_{su} , T_h 的定义。(5)


第 CK 上升沿是有效沿。



5. 对图 E1-15 所示的 D-FF, 说明 $/S_d$, $/R_d$ 应满足时间要求。(5)

T_{wl} 不小于最小值。

6. 画出 JK-FF 和钟控 T-FF 的状态图。(6)



7. 对图 E4 的电路, 写出它的状态方程 $Q^{n+1} = (C+D) + \bar{A}\bar{B}Q^n$. 说明其置位和复位条件。
 $S = \bar{A}\bar{B}(C+D)$, $R = A+B$. 和约束条件 $(A+B)(C+D) = 0$. (7分)




图 E4

8. 某沿触发器的 $Q(A, B, q)$ 是输入 AB 和现状态 q 的函数。已知 Q 与 A, B, q 的关系是

$q \backslash AB$	00	01	11	10
0	1	1	0	1
1	1	0	0	1

求用 D-FF 和 JK-FF 实现时, 激励函数 D, J, K 的表达式。(10分)


$$Q = \sum m(0, 1, 2, 4, 5) = \bar{B} + (\bar{A} + \bar{B})\bar{q}$$

$$D = \bar{B} + \bar{A}\bar{q}$$

$$J = \bar{A} + \bar{B}$$

$$K = B$$


9. 若输入只有原变量，使用卡诺图法导出三级与非门电路，实现函数
 $F = \sum m(1, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 15) + \sum d(0)$. (10分)



$$F = \sum m(1, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 15) + \sum d(0)$$

$$= \bar{A}B + AB + B\bar{C}\bar{D} + D + \sum d(0)$$

$$= \overline{\bar{A}\bar{B}\bar{B}\bar{C}\bar{D}\bar{D}} + \sum d(0)$$



《数字电路与逻辑设计》期中考试试题

考 试 注 意 事 项	一、学生参加考试须带学生证或学院证明，未带者不准进入考场。 学生必须按照监考教师指定座位就坐。									
	二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。									
	三、学生不得另带纸张、使用稿纸。要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。									
	四、学生必须将答题内容放在试题答卷上，放在试题及草稿纸上 一律无效。									
考试 课程				考试时 间	年 月 日					
题号	一	二	三	四	五	六	七	八	总分	
满分										
得分	27	44	55	3	0	6	2		62	
阅卷 教师										

一、填空题 (请将答案填在本页题纸上) 36 分

1. 二进制数 $(1011.01)_2 = (11.25)_{10} = (B.4)_{16} = (8 + 2 + 1 + 0.5)_{10} = (11.25)_{10}$

十进制数 $(161.8125)_{10} = (A1D.2)_{16}$

2. 十进制数 $(31.06)_{10} = (11111.001001100011011101)_{2}$

3. N 位二进制数最多可代表 2^N 个数, 最大的十进制数是 $2^N - 1$ 。

4. $(100110)_2$ 的原码是 $(000110)_2$, 补码是 $(000110)_2$.
 $(-80104)_2$ 的原码是 $(100101)_2$, 补码是 $(111011)_2$. $4 \times 2 \times 1.5$ 升

5. 输入端低电平噪声容限是指 输入端低电平最大值与最小值的差
保证正常输出高电平时 加在输入端的低电平上最大噪声电压(电压干扰)
 输入端噪声是指 输入信号线上的信号与噪声的差
 输入端抗噪声能力是指 输入端抗噪声能力
 6. ① 根据输入信号频率的斜率输入端的斜率范围

6. TTL 电路与 CMOS 电路相接时, 逻辑电平的配合是指 $V_{OH} \geq V_{IH}$ $V_{OL} \leq V_{IL}$
驱动能力的配合是指 $I_{OH} \geq I_{IH}$ $I_{OL} \geq I_{IL}$. 6 分

7. 兩種競爭冒險的主要方法有 加況食物 加用密 輸入競爭性
他種種子 液液處理 液液
4分

8. $f = \overline{AB} + C + AC$, 其対偶函数 $F = \overline{(\overline{AB})} \cdot \overline{(C + AC)}$, F 的反函数

$F = \overline{(A+B)} \cdot (A+C)$ 或 $F = (A+B)(A+C)$ $F = \overline{(AB)} \cdot (A$
 $= (AB + C) \cdot C$

1. TTL 门电路可以接成线与输出。(F)
OC 门电路可以接成线与输出。(T)
ECL 门电路可以接成线或输出。(T)

2. TTL 门电路输入端可以悬空。(T)
CMOS 门电路输入端可以悬空。(F)

3. 与非门和或非门均可当作反相器使用。(T)
异或门也可当作反相器使用。(T)

三、求 $F = (A+B)A + AC + BC$ 的反函数，并用逻辑代数法求 $\bar{F}$ 的

最简与或式: 画出 F 的 CMOS 电路图, 8 分

解: $F = (A+B)(\bar{A}+C) = AC + BC$

2

$$F = \overline{A \cdot B + A \cdot C} + (A + C) \cdot (B + C)$$
$$F = \overline{(AB+AC)} \cdot (\overline{B+C})$$
$$B - \frac{1}{2} \frac{dC}{dt} = \frac{1}{2} \frac{dC}{dt}$$

学五复印店

——圆梦北邙赠

四：化简函数 $F = \sum (3, 5, 8, 9, 12, 15) + \sum (0, 1, 2, 11, 13)$ 最简与或式。

6分

由真值表得卡诺图，用卡诺图化简

CD \ AB	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$F = \overline{A}B + \overline{C}D + AC + AD$

CD \ AB	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$F = \overline{A}B + \overline{C}D + AC + AD$


五：用与非门实现 $F(A, B, C, D) = \sum (1, 2, 5, 6, 8, 9, 10, 11)$ ，画出逻辑图。

6分


解：由真值表画出卡诺图，化简

CD \ AB	00	01	11	10
00	1	1	1	1
01	1	1	1	1
11	1	1	1	1
10	1	1	1	1

$F = \overline{A}B + \overline{C}D$



六：如下 TTL 门电路， $V_{OH} = 3.5V$, $V_{OL} = 0.1V$, $V_{IHmin} = 2.5V$, $V_{ILmax} = 0.9V$, $I_{OH} = 10\mu A$, $I_{IS} = 1.0mA$, $I_{OH} = 500\mu A$, $I_{OL} = 8mA$ ，为了保证两个逻辑门的正常工作，试确定 R 的取值范围。12分




$V_i = V_{OH} - I_{IS}R \leq V_{IHmin}$
 $R \leq 200\Omega$

$V_i = V_{OH} - I_{OH}R \geq V_{ILmax}$
 $R \leq 400\Omega$

$V_o = V_{OH} - R I_{OH} \geq V_{IHmin}$
 $V_o = V_{OL} + R I_{IS} \leq V_{ILmax}$

$R \leq \frac{3.5 - 2.5}{10} = 100k\Omega$
 $R \leq \frac{0.3 - 0.1}{1} = 200\Omega$



解：(a) $V_{OH} = 3.5V$, $V_{OL} = 0.1V$, $I_{IH} = 10\mu A$, $I_{IL} = 500\mu A$

$V_{OH} - I_{IH}R \geq V_{IHmin}$ $3.5 - 2.5 = 10\mu A R \Rightarrow R = 2k\Omega$

$V_{OL} + I_{IL}R \leq V_{OLmax}$ $0.1 + 8mA R \leq 0.9 \Rightarrow R \leq 100\Omega$

$V_{OH} - I_{OH}R \geq V_{ILmax}$ $3.5 - 0.1 = 8mA R \Rightarrow R \leq 400\Omega$

$200\Omega \leq R \leq 400\Omega$

(b) $V_{OH} = 3.5V$, $V_{OL} = 0.1V$, $I_{IH} = 10\mu A$, $I_{IL} = 500\mu A$

$V_{OH} - I_{IH}R \geq V_{IHmin}$ $3.5 - 2.5 = 10\mu A R \Rightarrow R = 2k\Omega$

$V_{OL} + I_{IL}R \leq V_{OLmax}$ $0.1 + 8mA R \leq 0.9 \Rightarrow R \leq 100\Omega$

$V_{OH} - I_{OH}R \geq V_{ILmax}$ $3.5 - 0.1 = 8mA R \Rightarrow R \leq 400\Omega$

$200\Omega \leq R \leq 400\Omega$



七：用 74LS138 构成逻辑函数发生器 $F = \overline{A}B\overline{C} + AB\overline{C}$ ，画出接线图（所加其它电路越少越好，74LS138 功能表及管脚见第八题）。6分

解：F 的真值表如下：



A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

$F = \overline{A}B\overline{C} + AB\overline{C} = m_2 + m_6$

$\overline{Y}_2 = m_2$, $\overline{Y}_6 = m_6$



试用两片双四选一MUX (CC14539) 和 3-8 译码器 (74138) 接成 10 选 1 的数据选择器。(所加其它电路越少越好) 10 分




74138 三-八译码器功能表

S_1, S_2, S_3	A_2	A_1	A_0	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	0	1	1	1	1	1	1
1	0	1	0	1	1	0	1	1	1	1	1
1	0	1	1	1	1	1	0	1	1	1	1
1	1	0	0	1	1	1	1	0	1	1	1
1	1	0	1	1	1	1	1	1	0	1	1
1	1	1	0	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	1	0

CC14539 型双 4 选 1 多路选择器

允许端	Y_1	Y_2	Y_3	Y_4	允许端	Y_5	Y_6	Y_7	Y_8	Y_9
地址码	A_1	A_0	A_1	A_0	地址码	A_1	A_0	A_1	A_0	A_1
输出	Y_1	Y_2	Y_3	Y_4	输出	Y_5	Y_6	Y_7	Y_8	Y_9



淘 宝 店 铺

圆 梦 北 邮

·
·